[发明专利]补充复位模块、栅极驱动电路和显示装置

权利要求书

1.一种栅极驱动电路，所述栅极驱动电路包括多级移位寄存单元和2N条时钟信号线，每级移位寄存单元都包括输出复位端和上拉节点复位端，多级所述移位寄存单元包括显示移位寄存单元和复位移位寄存单元，并且，至少后N级移位寄存单元为所述复位移位寄存单元，N为自然数，N大于1，至少在包括所述显示移位寄存单元和后N级复位移位寄存单元中的第一级复位移位寄存单元的多级移位寄存单元中，本级移位寄存单元的输出复位端与上一级移位寄存单元的上拉节点复位端相连，其特征在于，所述栅极驱动电路还包括第一补充复位模块，至少最后N级所述复位移位寄存单元中的第一级复位移位寄存单元对应一个所述第一补充复位模块，

所述第一补充复位模块包括第一上拉控制单元、第一下拉控制单元、第一时钟信号输入端、预定电平输入端、第一控制信号输入端、第二控制信号输入端和第一信号输出端，

所述第一上拉控制单元的控制端与所述第一时钟信号输入端相连，所述第一上拉控制单元的输出端与所述第一补充复位模块的第一信号输出端相连，当所述第一时钟信号输入端提供有效信号时，所述第一上拉控制单元能够将所述第一时钟信号输入端与所述第一信号输出端导通，

所述第一下拉控制单元的第一控制端与所述第一控制信号输入端相连，所述第一下拉控制单元的第二控制端与所述第二控制信号输入端相连，所述第一下拉控制单元的输入端与所述预定电平输入端相连，所述第一下拉控制单元的输出端与所述第一信号输出端相连，当所述第一控制信号输入端和所述第二控制信号输入端的任意一者输入有效信号时，所述第一下拉控制单元将所述预定电平输入端与所述第一信号输出端导通；

所述第一补充复位模块的第一控制信号输入端与该第一补充复位模块对应的复位移位寄存单元的输入端相连，所述第一补充复位模块的第二控制信号输入端与该第一补充复位模块对应的复位移位寄存单元的输入端相连，所述第一补充复位模块的第一信号输出端与该第一补充复位模块对应的复位移位寄存单元的输出复位端相连；

当与所述第一补充复位模块对应的复位移位寄存单元输出有效信号时，通过所述第一补充复位模块的第一时钟信号输入端输入的时钟信号为无效信号。

2.根据权利要求1所述的栅极驱动电路，其特征在于，后N级所述复位移位寄存单元中的每一级均对应有一个所述第一补充复位模块。

3.根据权利要求2所述的栅极驱动电路，其特征在于，在后N级复位移位寄存单元中，除了其中第一级复位移位寄存单元之外，其余所述复位移位寄存单元所对应的所述第一补充复位模块的信号输出端还与其对应的复位移位寄存单元的上拉节点复位端相连。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括第二补充复位模块，最后一级所述复位移位寄存单元还对应有一个所述第二补充复位模块，

所述第二补充复位模块包括第二时钟信号输入端、第二上拉控制晶体管、第三下拉控制晶体管、第三控制信号输入端和第二信号输出端，

所述第二信号输出端与相应的移位寄存单元的上拉节点复位端相连；

所述第二上拉控制晶体管的栅极和第一极与所述第二时钟信号输入端相连，所述第二上拉控制晶体管的第二极与所述第二信号输出端相连；

所述第三下拉控制晶体管的栅极与所述第三控制信号输入端相连，且当与所述第二补充复位模块对应的复位移位寄存单元开始输出有效信号时，所述第三控制信号输入端能够接收到有效信号，所述第三下拉控制晶体管的第一极与所述第二信号输出端相连，所述第三下拉控制晶体管的第二极与所述预定电平输入端相连；

关于对应于同一个所述复位移位寄存单元的所述第一补充复位模块和所述第二补充复位模块，通过所述第二时钟信号输入端输入的时钟信号与通过所述第一时钟信号输入端输入的信号错开预定时间段，且所述预定时间段小于所述移位寄存单元的输出信号的脉冲宽度。

5.根据权利要求3所述的栅极驱动电路，其特征在于，所述第一补充复位模块的第一信号输出端还与其对应的所述复位移位寄存单元的上一级移位寄存单元的上拉节点复位端相连。