[发明专利]补充复位模块、栅极驱动电路和显示装置

说明书

本发明提供一种用于栅极驱动电路的补充复位模块，包括上拉控制单元、下拉控制单元、时钟信号输入端、预定电平输入端、第一控制信号输入端、第二控制信号输入端和信号输出端，上拉控制单元的控制端与时钟信号输入端相连，上拉控制单元的输出端与补充复位模块的信号输出端相连，下拉控制单元的第一控制端与第一控制信号输入端相连，下拉控制单元的第二控制端与所述第二控制信号输入端相连，下拉控制单元的输入端与预定电平输入端相连，下拉控制单元的输出端与信号输出端相连。本发明还提供一种栅极驱动电路和一种显示装置。本发明所提供的栅极驱动电路能够输出稳定的信号。

技术领域

本发明涉及显示装置领域，具体地，涉及一种用于栅极驱动电路的补充复位模块、包括该补充复位模块的栅极驱动电路和包括该栅极驱动电路的显示装置。

背景技术

显示装置的栅极驱动电路通常包括级联的多级移位寄存单元，每级移位寄存单元都包括上拉节点和输出端，为了实现正常的信号输出，需要在本级移位寄存单元输出扫描信号后对上拉节点和输出端进行复位。为了增强栅极驱动电路的驱动能力、减小下降时间(falling time)，通常会对移位寄存单元的上拉节点和输出端分别进行复位。

在栅极驱动电路中，后一级的移位寄存单元为前一级的移位寄存单元提供复位信号，利用补充复位模块对后几级移位寄存单元的上拉节点和输出端进行复位。在相邻两级移位寄存单元中，后一级移位寄存单元的输出复位端通常与上一级移位寄存单元的上拉节点复位端相连。当后一级的移位寄存单元进行输出时，由于寄生电容的存在，会将下拉晶体管的栅极(即，输出复位端)耦合至高电平，而后一级移位寄存单元的输出复位端与上一级移位寄存单元的上拉节点复位端相连，因此，上一级移位寄存单元的上拉节点复位端的电位也被相应抬高，从而导致了上一级移位寄存单元的上拉节点产生漏电。

因此，如何避免对移位寄存单元进行复位时，该移位寄存单元上一级的移位寄存单元上拉节点出现漏电的现象成为本领域亟待解决的技术问题。

发明内容

本发明的目的在于提供一种用于栅极驱动电路的补充复位模块、包括该补充复位模块的栅极驱动电路和包括该栅极驱动电路的显示装置。利用所述补充复位模块为最后N级所述复位移位寄存单元中的至少一者进行复位，可以防止对应有所述补充复位模块的移位寄存单元上一级的移位寄存单元的上拉节点漏电。

为了实现上述目的，作为本发明的一个方面，提供一种用于栅极驱动电路的补充复位模块，其中，所述补充复位模块包括上拉控制单元、下拉控制单元、时钟信号输入端、预定电平输入端、第一控制信号输入端、第二控制信号输入端和信号输出端，

所述上拉控制单元的控制端与所述时钟信号输入端相连，所述上拉控制单元的输出端与所述补充复位模块的信号输出端相连，当所述时钟信号输入端提供有效信号时，所述上拉控制单元能够将所述时钟信号输入端与所述信号输出端导通，

所述下拉控制单元的第一控制端与所述第一控制信号输入端相连，所述下拉控制单元的第二控制端与所述第二控制信号输入端相连，所述下拉控制单元的输入端与所述预定电平输入端相连，所述下拉控制单元的输出端与所述信号输出端相连，当所述第一控制信号输入端和所述第二控制信号输入端的任意一者输入有效信号时，所述下拉控制单元将所述预定电平输入端与所述信号输出端导通。

优选地，所述上拉控制单元包括上拉控制晶体管，所述上拉控制晶体管的栅极和第一极与所述时钟信号输入端相连，以形成为所述上拉控制单元的控制端，所述上拉控制晶体管的第二极形成为所述上拉控制单元的输出端。

优选地，所述下拉控制单元包括第一下拉控制晶体管和第二下拉控制晶体管，所述第一下拉控制晶体管的栅极与所述第一控制信号输入端相连，所述第一下拉控制晶体管的第一极与所述信号输出端相连，所述第一下拉控制晶体管的第二极与所述预定电平输入端相连，所述第二下拉控制晶体管的栅极与所述第二控制信号输入端相连，所述第二下拉控制晶体管的第一极与所述第一信号输出端相连，所述第二下拉控制晶体管的第二极与所述预定电平输入端相连。