[发明专利]一种双重曝光工艺

说明书

技术领域

本发明涉及半导体集成电路制造技术领域，尤其涉及一种双重曝光工艺。

背景技术

在光刻机能力范围内，为了能够做出更小的线宽，目前多数采用双重曝光(doublepattern)技术，可以让临界尺寸(CD)缩小一半，这是目前28nm及以下制程普遍采用的方法。

双重曝光的基本思想就是将掩模版图形一分为二，通过两次曝光得到单次曝光所不能获得的光刻极限，同时也极大地延伸了现有光刻设备的使用寿命。目前的双重曝光工艺产生的困难有：第一，间隔高度有限的损失，核心高度受到化学气相沉积(CVD)工艺的条件限制，导致核心HM移动消耗更多；第二，ESL损失。这是因为对SIN的刻蚀通常设有很高的选择比，很容易造成过量刻蚀。

因此，亟需一种新的双重曝光工艺，来克服现有的双重曝光工艺的弊端。

发明内容

鉴于上述问题，本发明提供一种双重曝光工艺，通过采用APF作为第一层掩膜，非晶硅作为第二层掩膜，确保采用同样的光刻设备可以使线宽缩小一倍，同一片晶圆上的芯片数量同样可以提高一倍。

本发明解决上述技术问题所采用的技术方案为：

一种双重曝光工艺，其特征在于，包括：

提供一表面覆盖有待刻蚀薄膜的半导体衬底；

制备第一薄膜覆盖所述待刻蚀薄膜；

于所述第一薄膜上制备具有第一图形的光阻；

以所述光阻为掩膜刻蚀所述第一薄膜至所述待刻蚀薄膜的表面，以形成具有所述第一图形的第一硬掩膜；

沉积第二薄膜覆盖所述第一硬掩膜和所述光阻暴露的表面，且所述第二薄膜还将所述待刻蚀薄膜的表面予以覆盖；

去除覆盖所述光阻和部分覆盖所述待刻蚀薄膜表面的所述第二薄膜，以形成覆盖所述第一硬掩膜侧壁的具有第二图形的第二硬掩膜；

去除所述光阻，并以所述第一硬掩膜和所述第二硬掩膜为掩膜对所述待刻蚀薄膜进行第一次刻蚀工艺；

去除所述第一硬掩膜，并以所述第二硬掩膜为掩膜继续对所述待刻蚀薄膜进行第二次刻蚀工艺。

优选的，上述的双重曝光工艺，其中，所述第一薄膜为APF薄膜。

优选的，上述的双重曝光工艺，其中，所述第二薄膜为非晶硅薄膜。

优选的，上述的双重曝光工艺，其中，于所述第二次刻蚀工艺后，所述双重曝光工艺还包括对所述半导体衬底进行清洗的步骤。

上述技术方案具有如下优点或有益效果：本发明提供的一种双重曝光工艺，通过采用APF作为第一层掩膜，非晶硅作为第二层掩膜，由于非晶硅具有良好的台阶覆盖性能，并具有较小的内应力，以及很高的刻蚀选择比，能够很好地定义从第一层APF传递过来的CD，确保采用同样的光刻设备可以使线宽缩小一倍，同一片晶圆上的芯片数量同样可以提高一倍。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。

图1是本发明的双重曝光工艺的方法步骤图；

图2～图6是本发明实施例提供的一种双重曝光工艺中各步骤对应的器件的剖面示意图。

具体实施方式

参照图1，本发明的一种双重曝光工艺，主要包括以下步骤：

提供一表面覆盖有待刻蚀薄膜的半导体衬底；制备第一薄膜覆盖该待刻蚀薄膜；于第一薄膜上制备具有第一图形的光阻；并以该光阻为掩膜刻蚀第一薄膜至待刻蚀薄膜的表面，以形成具有第一图形的第一硬掩膜；接着，沉积第二薄膜覆盖第一硬掩膜和光阻暴露的表面，且该第二薄膜还将待刻蚀薄膜的表面予以覆盖；之后去除覆盖光阻和部分覆盖待刻蚀薄膜表面的第二薄膜，以形成覆盖第一硬掩膜侧壁的具有第二图形的第二硬掩膜；进一步的，去除光阻，并以第一硬掩膜和第二硬掩膜为掩膜对待刻蚀薄膜进行第一次刻蚀工艺；再去除第一硬掩膜，并以第二硬掩膜为掩膜继续对待刻蚀薄膜进行第二次刻蚀工艺。

作为一个优选的实施例，本实施例的双重曝光过程中，采用APF作为第一掩膜材料，非晶硅作为第二掩膜材料，由于非晶硅具有良好的台阶覆盖性能，并具有较小的内应力，以及很高的刻蚀选择比，能够很好地定义从第一层APF传递过来的CD，确保采用同样的光刻设备可以使线宽缩小一倍，同一片晶圆上的芯片数量同样可以提高一倍。

下面结合一个具体的实施例以及附图对本发明的双重曝光工艺进行详细阐述。