[发明专利]高效的粗粒度可重构计算系统

权利要求书

1.一种粗粒度可重构计算系统，用于执行应用程序的源代码的串行执行部分和并行执行部分，所述并行执行部分被转换为配置信息，其特征在于，包括通用处理器核、粗粒度可重构阵列、主存储器、共享存储器和配置信息存储器，所述通用处理器核与所述粗粒度可重构阵列、所述主存储器、所述共享存储器和所述配置信息存储器皆相连以相互通讯，所述共享存储器和所述配置信息存储器皆能与所述主存储器交换数据；所述通用处理器核用于执行所述串行执行部分以及指令所述粗粒度可重构阵列执行所述并行执行部分；所述主存储器用于存储所述配置信息、执行所述并行执行部分所需的输入数据以及执行所述并行执行部分后的输出数据；所述共享存储器用于从所述主存储器获取所述输入数据以供所述粗粒度可重构阵列读取，以及供所述粗粒度可重构阵列写入其运算结果以将所述运算结果作为所述输出数据存储至所述主存储器；所述配置信息存储器用于从所述主存储器获取所述配置信息以供所述粗粒度可重构阵列读取；

所述粗粒度可重构阵列包括成m行n列排布的m×n个执行单元；

所述执行单元包括第一多路复用器、第二多路复用器、第三多路复用器、运算器和寄存器堆；在第i行的任意一个所述执行单元中，1≤i≤m，

所述第一多路复用器、所述第二多路复用器和所述第三多路复用器的第一输入端皆用于接收所述输入数据；

所述第一多路复用器、所述第二多路复用器和所述第三多路复用器的第二输入端对应地与本地寄存器堆的第一、第二和第三输出端相连；

当2≤i≤m，所述第一多路复用器、所述第二多路复用器和所述第三多路复用器的第三输入端分别地通过行交叉开关连接到第i-1行所述执行单元中的所述运算器的输出端；当i＝1，所述第一多路复用器、所述第二多路复用器和所述第三多路复用器的第三输入端皆空接；

所述第一多路复用器、所述第二多路复用器和所述第三多路复用器的控制端皆用于接收所述配置信息中的选择信号；

所述第一多路复用器的输出端连接到所述运算器的第一输入端，所述第二多路复用器的输出端连接到所述运算器的第二输入端，所述第三多路复用器的输出端连接到所述运算器的第三输入端；

所述运算器的控制端用于接收所述配置信息中的运算指令，所述运算器根据其所述第一、第二、第三输入端的输入和所述运算指令进行运算，并将获得的运算结果从其输出端输出到所述阵列之外、输出到第i+1行的任意一个所述执行单元中以及输出到所述寄存器堆。

2.如权利要求1所述的粗粒度可重构计算系统，其中所述m×n个执行单元通过用于传输数据的m+1个所述行交叉开关、第一列交叉开关和第二列交叉开关连接；

每一行所述执行单元皆分布在两个所述行交叉开关之间，其中n个所述执行单元的所述第一多路复用器、所述第二多路复用器和所述第三多路复用器的所述第三输入端皆与两个所述行交叉开关中的一个相连，所述n个所述执行单元的所述运算器的输出端皆与两个所述行交叉开关中的另一个相连；

所述第一列交叉开关与所述各个执行单元的所述第一、第二、第三多路复用器的所述第一输入端皆相连，并与所述各个执行单元的所述输出端相连；所述第二列交叉开关与所述各个执行单元的所述第一、第二、第三多路复用器的所述控制端皆相连，并与所述各个执行单元的所述运算器的所述控制端皆相连；

所述第一列交叉开关与所述共享存储器相连，所述第二列交叉开关与所述配置信息存储器相连。

3.如权利要求2所述的粗粒度可重构计算系统，其中所述行交叉开关、所述第一列交叉开关和所述第二列交叉开关为由地址线和数据线构成。

4.如权利要求3所述的粗粒度可重构计算系统，其中所述通用处理器核通过Wishbone总线与所述粗粒度可重构阵列、所述主存储器、所述共享存储器和所述配置信息存储器相连。

5.如权利要求3所述的粗粒度可重构计算系统，其中所述共享存储器和所述配置信息存储器皆通过DMA搬运与所述主存储器之间交换数据。

6.如权利要求3所述的粗粒度可重构计算系统，其中所述通用处理器核是开源的OR1200处理器核。

7.如权利要求3-6中任何一个所述的粗粒度可重构计算系统，其中所述m为8，所述n为8。