[发明专利]高效的粗粒度可重构计算系统

说明书

本发明公开了一种粗粒度可重构计算系统，用于执行应用程序的源代码的串行执行部分和并行执行部分，其中的并行执行部分被转换为配置信息。本发明包括通用处理器核、粗粒度可重构阵列、主存储器、共享存储器和配置信息存储器。粗粒度可重构阵列执行该并行执行部分，包括成阵列排布的多个执行单元；各执行单元包括三个多路复用器、运算器和寄存器堆，多路复用器接收输入数据，运算器执行运算并将运算结果输出到阵列之外、输出到下一行的任意一个执行单元中以及输出到寄存器堆。本发明的粗粒度可重构计算系统适用的应用类型广，硬件代价低且能保证良好的性能，节省了配置时间，提升了效率。

技术领域

本发明涉及处理器结构设计技术领域，尤其涉及一种高效的粗粒度可重构计算系统。

背景技术

随着微电子工艺技术的发展，已经触及了半导体器件技术的极限，主导半导体产业多年的摩尔定律已经失效，微处理器的主频难以进一步提升。然而，微电子工艺技术的发展也带来了另一方面的进步，那就是片上集成度的快速提升。因而当前处理器架构的发展已经从追求主频的提升转向如何更好利用日益丰富的片上系统资源。

可重构计算结构是异于传统冯诺依曼结构的一种计算架构，又称可重构架构、可重构系统，它通过静态或动态更改电路结构以及连接关系的方法来改变电路功能，这与通过改变所执行的指令流来改变功能的冯诺依曼架构形成显著区别。静态的可重构计算结构目前主要以FPGA为代表，已经发展较为成熟。本文涉及的是动态粗粒度可重构计算架构。所谓动态，指的是该结构可以在计算过程中间改变电路结构及功能，相比静态可重构的FPGA更为灵活；所谓粗粒度，指的是功能的改变至少以一个字节(8bit)及以上为粒度，而不是像FPGA以位(bit)为单位的细粒度重构。粗粒度可重构带来的好处是配置信息的量会大大降低，从而降低了重构时的代价，这也是粗粒度可重构架构比FPGA更适合实现动态可重构的根本原因。

可重构系统的早期研究起步于上世纪60年代，由于当时的工艺技术比较落后，难以在片上集成足够的资源，因此可重构系统的发展比较缓慢。随着近年半导体工艺技术的进步，使得片上可以集成极为丰富的资源，因而粗粒度可重构系统重新受到了重视。粗粒度可重构架构提供了比通用处理器更高的性能，比专用集成电路更好的灵活性，成为当前的研究热点，研究者希望通过在可重构架构方面的探索解决目前计算架构面临的资源利用、通信、功耗等多方面的问题。

粗粒度可重构架构的研发虽起步于上世纪60年代，但真正成为热点是在本世纪初，出现了一批粗粒度可重构架构，一直持续到现在。Garp是加州伯克利大学比较早提出的粗粒度可重构架构，其系统架构框图如图1所示，它由一个MIPS处理器加一个32位的可重构计算阵列组成，主要面向计算密集型的应用(参见：Callahan T.J.,Hauser J.R.,Wawrzynek J.The Garp architecture and C compiler[J].Computer,2000,33(4):62-69)。由图1可以看出，可重构阵列通过交叉开关(CrossBar)和主处理器以及内存连在一起，使得可重构阵列可以快速从缓存中读取数据。然而，其并未配备可重构阵列所用的存储器，可能会影响传输数据的性能，进而影响整个系统的性能。

卡内基梅隆大学的PipeRench架构将多个执行单元(PE)组织为流水线型的结构，不同流水线步之间以互连网络进行连接(参见：Goldstein S.C.,Schmit H.,Budiu M.,Cadambi S.,Moe M.,Taylor R.R.PipeRench:a reconfigurable architecture andcompiler[J].Computer,2000,33(4):70-77)。如图2、3所示的PipeRench的优点是不同流水线步之间通信效率很高。然而，就文献所提供的资料来看，其并不具备通用处理器核，限制了该架构在流处理以外的更多应用的方面。