[发明专利]一种基于ZQ管脚的DRAM DDR校准电路及方法

权利要求书

1.一种DRAM DDR ZQ管脚使用状态的检测电路，包括PMOS管组、比较器、参考电压提供电路以及ZQ管脚判断控制模块，所述参考电压提供电路产生参考电压VDD/2，其特征在于：PMOS管组中最小尺寸的PMOS管分成了N个，使得PMOS管组的阻值大于ZQ管脚提供参考电阻RZQ的8‐12倍，所述ZQ管脚判断控制模块包括状态判断模块，

所述PMOS管组的一端接外部电源VDD，所述PMOS管组的另一端与ZQ管脚连接后与比较器的正相输入端连接，

所述比较器的负相输入端接参考电平，所述比较器的输出端输出比较结果给状态判断模块，所述状态判断模块根据比较结果判断ZQ管脚的使用状态；

所述ZQ管脚判断控制模块还包括使能产生模块，所述使能产生模块与PMOS管组的控制端连接。

2.根据权利要求1所述的DRAM DDR ZQ管脚使用状态的检测电路，其特征在于：

所述PMOS管组包括7个PMOS管。

3.根据权利要求1或2所述的DRAM DDR ZQ管脚使用状态的检测电路，其特征在于：

所述PMOS管组中最小尺寸的PMOS管分成2个。

4.基于权利要求1‐3之任一所述检测电路的DRAM DDR ZQ管脚使用状态的检测方法，其特征在于：包括以下步骤：

1】配置PMOS使能信号，使得将PMOS管组配置成极限电阻状态；

2】比较参考电平和分压电平，得到比较结果；

3】根据比较结果，判断ZQ管脚使用状态：

若分压电平小于参考电平VDD/2，则ZQ管脚有效，接有电阻RZQ；

若分压电平大于参考电平VDD/2，则ZQ管脚浮空，未接电阻RZQ。

5.基于权利要求1所述的检测电路的DRAM DDR校准电路，包括检测电路，其特征在于：还包括镜像PMOS管组、NMOS管组以及选择器，所述ZQ管脚判断控制模块还包括使能产生模块，

参考电压提供电路所产生的参考电压等于VDD/2，PMOS管组中最小尺寸的PMOS管分成了N个，使得PMOS管组的阻值大于ZQ管脚提供参考电阻RZQ的8‐12倍，所述镜像PMOS管组与NMOS管组的组成结构与PMOS管组相同，所述PMOS管组的一端接外部电源VDD，所述PMOS管组的另一端接ZQ管脚后与选择器的一个输入端连接；

所述镜像PMOS管组的一端接外部电源VDD，镜像PMOS管组的另一端与NMOS管组的一端连接后与选择器的另一个输入端连接，所述NMOS管组的另一端接地；所述使能产生模块与PMOS管组的控制端连接，所述使能产生模块与镜像PMOS管组的控制端连接，所述使能产生模块与NMOS管组的控制端连接；

所述选择器的输出端接比较器的正相输入端，所述比较器的负相输入端接参考电平，所述比较器的输出端输出比较结果给状态判断模块，

所述状态判断模块用于根据比较结果判断ZQ管脚的使用状态，并将ZQ管脚的使用状态发送给使能产生模块；

所述使能产生模块根据ZQ管脚的使用状态产生PMOS使能信号，并根据PMOS管组的当前阻值产生NMOS使能信号，通过PMOS使能信号调整PMOS管组和镜像PMOS管组的阻值，直到分压电平与参考电平相等，同时根据NMOS使能信号调整NMOS管组的阻值，直到NMOS管组的阻值与镜像PMOS管组的阻值相等。

6.根据权利要求5所述的DRAM DDR校准电路，其特征在于：

所述PMOS管组包括7个PMOS管，所述镜像PMOS管组包括7个PMOS管，所述NMOS管组包括7个NMOS管。

7.根据权利要求5或6所述的DRAM DDR校准电路，其特征在于：

所述PMOS管组中最小尺寸的PMOS管分成2个。

8.基于权利要求5‐7之任一所述校准电路的DRAM DDR的校准方法，其特征在于，包括以下步骤：

1】配置PMOS使能信号，使得将PMOS管组配置成极限电阻状态；

2】选择PMOS管组通路；

3】比较参考电平和分压电平，得到比较结果；

4】根据比较结果，判断ZQ管脚使用状态：

若分压电平小于参考电平VDD/2，则ZQ管脚有效，接有电阻RZQ，执行步骤5】；

若分压电平大于参考电平VDD/2，则ZQ管脚浮空，未接电阻RZQ，执行步骤6】；

5】根据ZQ管脚使用状态产生PMOS使能信号，反复调整PMOS管组和镜像PMOS管组的电阻，比较分压电平与参考电平的大小，直到分压电平与参考电平相等；执行步骤7】；

6】根据ZQ管脚使用状态产生PMOS使能信号，直接将PMOS管组的阻值调整为PMOS管组中间值；执行步骤7】；

7】切换至NMOS管组通路，产生NMOS使能信号，反复调整NMOS管组的电阻，比较分压电平与参考电平的大小，直到分压电平与参考电平相等，即NMOS管组的电阻与镜像PMOS管组的阻值相等。