[发明专利]一种基于ZQ管脚的DRAM DDR校准电路及方法

说明书

本发明涉及一种基于ZQ管脚的DRAM DDR校准电路及方法，其中电路包括PMOS管组、比较器、参考电压提供电路以及ZQ管脚判断控制模块，参考电压提供电路产生参考电压，PMOS管组中最小尺寸的PMOS管分成了N个，使得PMOS管组的阻值大于ZQ管脚提供参考电阻RZQ的8‑12倍，ZQ管脚判断控制模块包括状态判断模块，PMOS管组位于外部电源VDD与ZQ管脚之间，比较器的负相输入端接参考电平，状态判断模块根据比较结果判断ZQ管脚的使用状态。为了解决现有的判断ZQ管脚使用状态的方法存在误判的技术问题，本发明是在现有的ZQ管脚使用状态校准电路中不用增加任何硬件，没有提供翻倍的面积和功耗去换取更大的对比范围。

技术领域

本发明属于DRAM DDR设计领域，具体涉及一种检测DRAM DDR ZQ管脚使用状态的方法。

背景技术

现在主流的DRAM DDR都引入了ZQ管脚，ZQ管脚连接一个外部电阻，其目的在于给高速DRAM DDR提供精准的外部参考电阻。但是限制于许多系统平台的更新速度慢于DRAM的更新速度，所以往往会出现新代高速DRAM DDR在未更新的老旧的系统平台上使用，存在ZQ管脚在不同代次的系统平台上使用状态不同的情况。例如老旧的系统平台上并没有提供ZQ管脚的定义，那么就会有ZQ管脚浮空的情况。

现有的DRAM DDR内部设计也考虑到了这样的应用场合，因此提供了一些解决方案，比较常用的是DRAM DDR内部提供一个合适的比对范围，当自动比对值超出比对范围的时候就会自动认为ZQ管脚是浮空的，从而将DRAM内电阻设置成默认值。如图1所示，包括PMOS管组、镜像PMOS管组、NMOS管组、选择器、比较器、参考电压提供电路以及输出校准控制器，输出校准控制器输出PMOS使能串，分别控制PMOS管组的连通和阻值大小，PMOS管组的输入端接管脚ZQ，PMOS管组的输出端与选择器连接，PMOS管组的另一端接外部电源VDD，镜像PMOS管组的连接方式与PMOS管组一样，镜像PMOS管组与NMOS管组连接后与选择器的一端连接，选择器的输出端接比较器的正相输入端，选择器的负相输入端接参考电平，比较器的输出端接输出校准控制器，输出校准控制器发出选择信号给选择器控制哪路选通。输出校准控制器根据比较结果判断ZQ的使用状态，当分压电平与参考电平相等时，则认为电阻RZQ存在；若分压电平永远不等于参考电平时，则认为电阻RZQ浮空。具体的校准规程如图2所示。

虽然这种方案在表面能够解决ZQ管脚浮空的问题，但是还存在缺点：判断不精准，DRAM内部提供的比对范围的设置太依赖于工艺、工作电压以及工作温度的变化。现代DRAMDDR需要工作的电压跨度很大，而PMOS管组的阻值受工艺、工作电压以及工作温度的变化也很大。那么当DDR DRAM在极限条件下工作时，很难去兼顾所有条件，从而就会发生误判，导致阻值漂移。如图3所示，其中a为PMOS管组读出值，b为NMOS管组读出值，c为内置ZQ管脚状态位(1为存在，0为不存在)这款产品在较高电压下就会出现误判的情况，误判的参考电阻会导致DRAM的输出状态发生更严重的电阻漂移，从而导致高速DRAM的读出数据发生错误。

基于原有的解决方案，要想优化这样的情况，必须要再次加大DRAM内部的比对范围，使得DRAM不太容易出现超出比对范围的情况，但是代价就是需要提供翻倍的面积和功耗去换取更大的对比范围。

从DDR3这一代起才配置有ZQ管脚，本发明所提到的DRAM DDR是指从DDR3到DDR5。

发明内容

为了解决现有的判断ZQ管脚使用状态的方法存在误判的技术问题，本发明提供一种检测DRAM DDR的ZQ管脚使用状态的电路及方法。

本发明的技术解决方案：