[发明专利]一种DLL输出电路及保证DRAM省电模式退出正常的方法

权利要求书

1.一种DLL输出电路，包括接收器、DLL延迟链、输出驱动器、DLL鉴相器、DLL逻辑控制电路、延迟链控制器、反馈电路，所述接收器、DLL延迟链、输出驱动器依次连接，所述DLL鉴相器的一个输入端连接在接收器和DLL延迟链之间，所述DLL鉴相器的另一个输入端通过反馈电路连接在DLL延迟链和输出驱动器之间，所述DLL鉴相器的输出端与DLL逻辑控制电路的一端连接，所述DLL逻辑控制电路的另一端与延迟链控制器的一端连接，所述延迟链控制器的另一端与DLL延迟链连接，其特征在于：还包括计数器和运算器，所述计数器的输入端接收触发使能信号和配置参数，所述计数器的输出端连接运算器，所述运算器连接延迟链控制器，所述计数器以配置参数为基数，在触发使能信号的作用下进行计数；所述配置参数根据DRAM实际的工作环境来进行配置，或者根据频率判断信号自动进行配置调整。

2.根据权利要求1所述的DLL输出电路，其特征在于：配置参数包括Y和N，其中Y为改变DLL延迟链单元个数的持续周期数，N为每次改变的DLL延迟链的DLL单元个数，所述触发使能信号为外部产生的省电退出信号。

3.根据权利要求2所述的DLL输出电路，其特征在于：设定DRAM在省电模式下，DLL延迟链锁定的延时DLL单元个数为X；设定退出省电模式后，DLL延迟链锁定的延时DLL单元个数为X‐N；计数器的原始计数值为：Y*N。

4.根据权利要求3所述的DLL输出电路，其特征在于：运算器接收当前计数值和当前DLL延迟链的DLL单元个数，根据公式或者计算，得到减档数发送给延迟链控制器。

5.保证DRAM正常退出省电模式的方法，其特征在于：包括以下步骤：

1】配置计数器的配置参数，所述配置参数包括Y和N，其中Y为改变DLL延迟链单元个数的持续周期数；N为减档数，即每次改变的DLL延迟链的DLL单元个数；设定DRAM在省电模式下，DLL延迟链锁定的延时DLL单元个数为X；设定退出省电模式后，DLL延迟链锁定的延时DLL单元个数为X‐N；计数器的原始计数值为：Y*N；

2】当DRAM处于省电模式时计数器的当前计数值为Y*N，经过运算得到当前减档数N；

3】当DRAM退出省电模式后，触发运算器发送减档数N给延迟链控制器；根据当前减档数，延迟链控制器控制DLL延迟链中DLL单元个数变化为X‐(N)，同时计数器从当前计数值开始倒计数；

4】计数器的倒计数至Y*(N‐1)，运算器产生对应的减档数(N‐1)，并发送给延迟链控制器；根据当前减档数，延迟链控制器控制DLL延迟链中DLL单元个数变化为X‐(N‐1)；

5】计数器的倒计数至Y*(N‐1‐1)，运算器产生对应的减档数(N‐1‐1)，并发送给延迟链控制器；根据减档数，延迟链控制器控制延时DLL单元个数变化为X‐(N‐1‐1)；

以此类推，直到计数器倒计数至零，那么此时，DLL延迟链锁定DLL单元个数X‐N变回最初的X。

6.根据权利要求5所述的保证DRAM正常退出省电模式的方法，其特征在于：所述配置参数根据DRAM实际的工作环境来进行配置，或者根据频率判断信号自动进行配置调整。

7.根据权利要求5或6所述的DRAM正常退出省电模式的方法，其特征在于：运算器具体工作过称为：

运算器接收当前计数值和当前DLL延迟链的DLL单元个数，根据公式或者X‐计算，得到减档数发送给延迟链控制器。