[发明专利]多处理器上电复位电路

权利要求书

1.一种多处理器上电复位电路，包括：主处理器、外设、复杂可编程逻辑器件CPLD和电源监控复位芯片，其中，主处理器包括现场可编程门阵列FPGA、数字信号处理器DSP和/或通用处理器GPP，外设包括FPGA外挂的快闪存储器FLASH和双倍速率同步动态随机存储器DDR、DSP外挂的FLASH和DDR、GPP外挂的FLASH、DDR和以太网芯片PHY，其特征在于： 以CPLD为核心电路核心器件连接电源监控复位芯片、主处理器和外设，CPLD的PROG管脚连接至电源监控复位芯片的复位输出信号管脚，CPLD任一输入管脚连接至FPGA的DONE管脚，CPLD任意七个输出管脚分别连接至主处理器和外设的复位管脚；上电后，CPLD按生成的先后顺序依次生成外设复位脉冲信号、FPGA复位脉冲信号、DSP和GPP复位脉冲信号，3类复位脉冲信号；电源监控复位芯片的复位输出信号复位CPLD，复位结束后，CPLD将运行复位逻辑；CPLD复位逻辑首先根据不同外设复位电平及脉冲持续时间的要求生成对应的复位脉冲信号复位外设，然后根据FPGA复位电平及脉冲持续时间的要求生成FPGA复位脉冲信号复位FPGA；接着检测FPGA的DONE信号是否为高电平以判断FPGA是否加载成功，如果检测到DONE信号管脚输出为高电平则表明FPGA加载成功，如果FPGA加载成功，CPLD将根据DSP和GPP对复位电平及脉冲持续时间的要求立即生成DSP和GPP复位脉冲信号输出到DSP和GPP的POR管脚复位DSP和GPP；如果达到超时门限还未检测到FPGA加载成功，CPLD则根据DSP和GPP对复位电平及脉冲持续时间的要求立即生成DSP和GPP复位脉冲信号输出到DSP和GPP的POR管脚复位DSP和GPP；在检测到FPGA的DONE信号为高电平或者检测超时，则根据DSP和GPP复位电平及脉冲持续时间的要求生成DSP和GPP复位脉冲信号复位DSP和GPP。