[发明专利]处理器及其高速缓存存储器和高速缓存存储器的操作方法

权利要求书

1.一种高速缓存存储器，用于存储2^J字节的高速缓存线，J为大于3的整数，该高速缓存存储器包括：

一数组，该数组为2^N组且每一组具有多个卷标，每一卷标为X比特，其中N以及X都是大于5的整数，其中该数组具有2^W路，W为大于3的整数；

一输入端，该输入端接收Q比特的内存地址，该内存地址[(Q-1):0]具有：

一卷标内存地址[(Q-1):(Q-X)]；以及

一索引内存地址[(Q-X-1):J]；

其中Q是至少为(N+J+X-1)的整数；以及

一组选取逻辑使用该索引以及该卷标的最低有效比特选取该数组的其中一组；

一比较逻辑将卷标中除了最低有效比特之外的所有比特对照于所选取的组中的每一卷标中除了最低有效比特之外的所有比特，并在对照结果为匹配时标示为命中；以及

一分配逻辑，当该比较逻辑标示为不匹配：

当操作在一第一模式之下的时候分配至所选取的组的任一2^W路；以及

当操作在一第二模式之下的时候分配至所选取的组的2^W路的其中一子组，其中该2^W路的子组由该卷标的一或多个比特限定；

当操作在一第三模式：

该组选取逻辑使用该索引选取该数组中的二组；

该比较逻辑把该卷标对照于所选取的二组中的每一卷标并且在对照结果为匹配的时候标示为命中；以及

该分配逻辑在对照结果为不匹配的时候分配至所选取的二组中的其中一组。

2.根据权利要求1所述的高速缓存存储器，其中该子组是限定于该2^W路的一单一路，其中该单一路是经由内存地址[(Q-X+W):(Q-X+1)]而被指定。

3.根据权利要求1所述的高速缓存存储器，其中当一比特为该卷标的一或多个比特的函数且为0的时候该子组是限定于该2^W路的双数路，以及当该比特为1的时候是限定于该2^W路的奇数路。

4.根据权利要求3所述的高速缓存存储器，其中当内存地址[(Q-X+1)]为0该子组是限定于该2^W路的双数路且当内存地址[(Q-X+1)]为1是限定于该2^W路的奇数路。

5.根据权利要求1所述的高速缓存存储器，其中该子组是限定于该2^W路的2^Z路，其中该2^Z路是基于内存地址[(Q-X+(W-Z)):(Q-X+1)]，其中Z是大于0且小于W的整数。

6.根据权利要求5所述的高速缓存存储器，其中该子组是限定于该2^W路的2^Z路，其中该2^Z路是基于内存地址[(Q-X+(W-Z)):(Q-X+1)]，其中Z是大于0的整数。

7.根据权利要求1所述的高速缓存存储器，其中J为6，N为11，X为20，W为4而Q为36。

8.根据权利要求1所述的高速缓存存储器，其中当包含该高速缓存存储器的一处理器上有正在运行的一新进程被侦测到的时候，该高速缓存存储器对应该侦测而从该第一模式转换至该第二模式。

9.根据权利要求8所述的高速缓存存储器，其中当该处理器正在运行该新进程的时候，经由脱机分析出该高速缓存存储器在该第二模式之下执行得比在该第一模式之下更有效率时做出一决定。

10.根据权利要求1所述的高速缓存存储器，其中当在该第一模式之下的一未命中率超过一临界值被侦测到的时候，该高速缓存存储器对应该侦测而从该第一模式转换至该第二模式。