[发明专利]化合物半导体薄膜结构

说明书

本发明公开一种化合物半导体薄膜结构，包括基材、第一化合物半导体外延层以及第二化合物半导体外延层。基材具有一个顶部平面。第一化合物半导体外延层形成于顶部平面上，且具有一个位于第一化合物半导体外延层面对顶部平面的相反一侧的外延界面，以及至少一个位于第一化合物半导体外延层之中的凹室。第二化合物半导体外延层形成于外延界面上。其中，顶部平面与凹室底部之间的距离，实质介于0.8微米(μm)至1.3微米之间。

技术领域

本发明涉及一种半导体薄膜结构。特别是涉及一种化合物半导体 (compoundsemiconductor)薄膜结构。

背景技术

含铝(A1)、镓(Ga)或铟(In)等的3B族元素与含氮(N)的5B族元素的氮化物系III-V族化合物半导体材料具有宽能隙的特性，可用来制作半导体激光(LD；laser diode)、发光二极管(LED；light emitting diode)、探测器、高频高功率晶体管等电子元件。

由于目前氮化物系III-V族化合物半导体层尚不能得到适于外延生长的基板。因此，与常用的蓝宝石基板或硅基板之间会有较大的晶格失配度(lattice mismatch)，导致外延层产生错位(dislocation)，进而造成元件性能劣化。为了改善半导体薄膜结构的外延品质，减少错位密度，现已发展出多种提高外延成长品质的方法，例如低温缓冲层技术、插入层技术、侧向成长技术(epitaxial lateral overgrowth，ELO)等。

传统的低温缓冲层技术与插入层技术都是先低温生长薄层缓冲层之后，进行高温退火，使低温缓冲层具有较低密度的晶核，再进行第二阶段高温外延生长。虽然能大幅降低外延层的成核密度，但是外延结构的错位密度仍然很大。而侧向成长技术需要先在外延成长面上以蚀刻等制作工艺形成规则状孔洞或凸出部，以阻挡外延制作工艺中晶格缺陷往上延伸，制作过程相对复杂。再加上，侧向成长技术的光掩模特征尺寸(critical dimension)和制作工艺裕度(process window)都属于微米级别，制作时间长和成本相对较高，难以大面积应用。

因此，有需要提供一种先进的化合物半导体薄膜结构，以解决现有技术所面临的问题。

发明内容

根据本发明的实施例，提供一种化合物半导体薄膜结构，包括基材、第一化合物半导体外延层以及第二化合物半导体外延层。基材具有一个顶部平面。第一化合物半导体外延层形成于顶部平面上，且具有一个位于第一化合物半导体外延层面对顶部平面的相反一侧的外延界面，以及至少一个位于第一化合物半导体外延层之中的凹室。第二化合物半导体外延层，形成于外延界面上。其中，顶部平面与凹室的底部之间的距离，实质介于0.8微米(μm) 至1.3微米之间。

根据上述，本发明的实施例提出一种化合物半导体薄膜结构。其以外延成长技术在基材顶部平面上形成一个厚度范围实质介于1微米至1.5微米之间的第一化合物半导体薄层，使化合物半导体薄层具有由多个凹室所隔离的多个规则排列的岛状结构。接着继续在岛状结构上形成第二化合物半导体薄层，并覆盖于凹室开口之上。形成具有不规则排列的孔隙(凹室)的化合物半导体薄膜结构，使基材顶部平面与凹室的底部之间的距离，实质介于0.8微米(μm)至1.3微米之间。

由于，孔隙(凹室)的存在可以阻挡外延制作工艺中晶格缺陷往上延伸。因此，可以减少第二化合物半导体外延层的错位密度，提高化合物半导体薄膜结构的品质。加上，不需要额外在基材上进行蚀刻以形成规则状孔洞或凸出部，即可通过外延成长制作工艺，在基板上形成自对准(self-assembled)的化合物半导体薄膜结构，可减化制作工艺步骤达到降低制作工艺成本的发明目的。

附图说明

图1A至图1C为本发明的一实施例所绘示的形成化合物半导体薄膜结构的制作工艺结构剖面示意图；