[发明专利]半导体存储装置

说明书

相关申请的交叉引用

将2014年11月19日提交的日本专利申请No.2014-234648的公 开内容(包括说明书，附图和摘要)整体并入本文作为参考。

技术领域

本发明涉及一种半导体存储装置，且特别涉及一种使用可变电阻 元件的半导体存储装置。

背景技术

在类似闪存或ReRAM(电阻式RAM)的非易失性存储器的写入 中，对于数据写入之后的数据是否已经适当写入进行确认，且在数据 没有适当写入时执行用于执行各个额外写入操作的检验操作。对于额 外写入操作来说，通常，在希望写入0时执行写入0的操作，且在希 望写入1时执行写入1的操作。

例如，已经在专利文献1和专利文献2的每一个中描述了一种方 法，其中在使用可变电阻元件的双极型ReRAM中，比通常电压低的低 压的0取向脉冲首先在1未能被写入时施加，且随后施加1取向脉冲 (例如图11中的第二至第三步骤)以由此执行重写。

[现有技术文献]

[专利文献]

[专利文献1]日本专利No.4838399

[专利文献2]日本专利No.5307213

发明内容

在双极型ReRAM(其中施加至可变电阻元件的电压极性在可变电 阻元件切换至高电阻以及切换至低电阻时反转)中，当相同极性的电 压顺序地持续施加至可变电阻元件时，可变电阻元件的疲劳度增大， 因此可靠性退化。在上述各个专利文献1和专利文献2中所述的方法 中，考虑相反脉冲的施加会带来降低疲劳度的效果，但是这种效果不 明显，因为将被施加的脉冲的电压低。因此需要提高可变电阻元件的 长期可靠性。

将从本说明书和附图的描述中使其他问题和新颖特征显而易见。

根据本发明一个方面的半导体存储装置包括使用可变电阻元件的 至少一个存储单元，以及控制存储单元的写入和读取的控制电路。通 过控制电路进行的操作包括第一写入操作，第二写入操作以及重写操 作。第一写入操作是用于将第一极性的第一电压施加至存储单元的写 入操作。第二写入操作是用于将与第一极性相反的第二极性的第二电 压施加至存储单元的写入操作。重写操作是用于当第一写入操作失败 时进一步执行用于将第二极性的第二电压施加至存储单元的第二A写 入操作以及用于将第一极性的第一电压施加至存储单元的第一A写入 操作的写入操作。

更优选地，在半导体存储装置中，属于重写操作的第二A写入操 作施加具有与第二写入操作相同幅值的脉冲。

根据本发明的一个方面，能提高可变电阻元件的长期可靠性。

附图说明

图1是示出根据本发明的实施例1的半导体存储装置中使用的可 变电阻元件的结构的一个示例的示意图；

图2是示出包括根据本发明实施例1的半导体存储装置中的图1 中所示的可变电阻元件的存储单元的构造的一个示例的示意图；

图3是示出其中图2中所示的各个存储单元设置在根据本发明实 施例1的半导体存储装置中的存储单元阵列的构造的一个示例的示意 图；

图4是示出包括根据本发明实施例1的半导体存储装置中的检验 操作的写入操作流程的一个示例的流程图；

图5是示出当在做出是否预先在根据本发明实施例1的半导体存 储装置中执行写入的决定之后，执行包括检验操作的写入操作时的流 程的一个示例的流程图；

图6A和6B是分别示出包括相对于根据本发明的实施例1的半导 体存储装置的常规检验操作的写入操作的波形的一个示例的示意图；

图7A和7B是分别示出包括根据本发明实施例1的半导体存储装 置中的检验操作的写入操作的波形的一个示例的示意图；

图8是示出根据本发明实施例1的半导体存储装置中的存储单元 阵列的构造的变形的示意图；

图9是示出根据本发明实施例2的半导体存储装置中的逐位顺序 写入操作的波形的一个示例的示意图；

图10是示出根据本发明实施例2的半导体存储装置中的多位的组 中的写入操作的波形的一个示例的示意图；

图11A和11B分别是用于说明根据本发明实施例2的半导体存储 装置中的顺序和有效写入操作(无检验)的一个示例的示意图；