[发明专利]降低功放记忆效应的电路、功放输出电路及功放

权利要求书

1.一种降低功放记忆效应的电路，应用于功放，其特征在于，所述电路包括：第一微带线、第二微带线、第一电容以及第二电容；

所述第一微带线的一端与所述第二微带线的一端连接，所述第一电容的一端与所述第一微带线的一端连接，所述第一电容的另一端接地，所述第二电容的一端与所述第二微带线的另一端连接，所述第二电容的另一端接地，所述第一电容对所述功放的基波阻抗和所述功放的包络阻抗呈开路状态，所述第二电容对所述包络阻抗呈短路状态。

2.根据权利要求1所述的电路，其特征在于，所述电路还包括第三微带线，所述第三微带线的一端与所述第二微带线的另一端连接，所述第三微带线的另一端与所述功放的偏置电源连接。

3.根据权利要求1或2所述的电路，其特征在于，所述电路还包括第四微带线，所述第一电容的一端与所述第一微带线的一端通过所述第四微带线连接。

4.根据权利要求1或2任意一项所述的电路，其特征在于，所述电路还包括第五微带线，所述第二电容的一端与所述第二微带线的另一端通过所述第五微带线连接。

5.根据权利要求1或2任意一项所述的电路，其特征在于，所述电路还包括至少一个第三电容，其中，每个第三电容的一端均与所述第二电容的一端连接，所述每个第三电容的另一端均接地，所述至少一个第三电容对所述基波阻抗呈短路状态。

6.根据权利要求1或2任意一项所述的电路，其特征在于，

所述第一电容的取值范围为1.76/F1皮法ˉ6.6/F1皮法，其中，F1为所述功放的中心频率的n倍，F1的单位为吉赫兹，n为大于等于2的整数。

7.根据权利要求6所述的电路，其特征在于，

所述第一电容的取值范围为2.2/F1皮法ˉ5.28/F1皮法。

8.根据权利要求6所述的电路，其特征在于，n＝2，F1为所述功放的中心频率的2倍，

所述电路还包括第六微带线和第四电容，所述第六微带线的一端与所述第一微带线的另一端连接，所述第四电容的一端与所述第六微带线的一端连接，所述第四电容的另一端接地，所述第四电容对所述基波阻抗、所述包络阻抗和所述功放的二次谐波阻抗呈开路状态。

9.根据权利要求8所述的电路，其特征在于，所述电路还包括第七微带线，所述第四电容的一端与所述第六微带线的一端通过所述第七微带线连接。

10.根据权利要求8或9所述的电路，其特征在于，

所述第四电容的取值范围为1.76/F2皮法ˉ6.6/F2皮法，其中，F2为所述功放的中心频率的3倍，F2的单位为吉赫兹。

11.根据权利要求10所述的电路，其特征在于，

所述第四电容的取值范围为2.2/F2皮法ˉ5.28/F2皮法。

12.一种功放输出电路，应用于功放，其特征在于，所述功放输出电路包括如权利要求1或2任意一项所述的降低功放记忆效应的电路和功放匹配子电路，其中，当所述功放输出电路包括如权利要求1或2任意一项所述的降低功放记忆效应的电路时，所述降低功放记忆效应的电路中的第一微带线的另一端与所述功放匹配子电路连接；或者，当所述功放输出电路包括如权利要求8或9任意一项所述的降低功放记忆效应的电路时，所述降低功放记忆效应的电路中的第六微带线的另一端与所述功放匹配子电路连接。

13.一种功放，其特征在于，包括如权利要求12所述的功放输出电路。