[发明专利]薄膜晶体管阵列基板及显示面板和显示装置

权利要求书

1.一种薄膜晶体管阵列基板，包括设置在衬底基板上的多条扫描线、多 条数据线、多个TFT以及多个像素电极，每个像素电极通过TFT与对应的扫 描线和数据线相连，其特征在于：

两条相邻数据线之间设有两列像素电极，每条数据线与位于该条数据线 两侧的两列像素电极相连；

两条相邻数据线之间的、位于同一行的两个像素电极连接在同一条扫描 线上；

同一行的像素电极两两一组交替地分别连接在位于该行像素电极的上下 两侧的两条扫描线上；

该多条数据线将该多条扫描线中的每条扫描线分为与TFT相连的多个第 一扫描段和未与TFT相连的多个第二扫描段，该第一扫描段和该第二扫描段 均位于两条相邻数据线之间，每条扫描线上的第一扫描段和第二扫描段沿着 扫描线的长度方向交替分布，该第二扫描段的线宽小于该第一扫描段的线宽；

上下相邻两行的像素电极之间设有两条紧邻的扫描线，该两条紧邻的扫 描线分别与该上下相邻两行的像素电极相连，该两条紧邻的扫描线上的第一 扫描段沿着扫描线的长度方向交替分布，且该两条紧邻的扫描线上的第二扫 描段也沿着扫描线的长度方向交替分布。

2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，同一行的 像素电极中，位于奇数的像素电极组与该行像素电极的下侧的扫描线相连， 位于偶数的像素电极组与该行像素电极的上侧的扫描线相连，其中每个像素 电极组包括位于两条相邻数据线之间的、位于同一行的两个像素电极。

3.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，同一行的 像素电极中，位于偶数的像素电极组与该行像素电极的下侧的扫描线相连， 位于奇数的像素电极组与该行像素电极的上侧的扫描线相连，其中每个像素 电极组包括位于两条相邻数据线之间的、位于同一行的两个像素电极。

4.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，该第二扫 描段的线宽为该第一扫描段的线宽的三分之一。

5.根据权利要求1至4任一项所述的薄膜晶体管阵列基板，其特征在于， 每个TFT的栅极金属层与对应的扫描线相连，每个TFT的源极金属层与对应 的数据线相连，每个TFT的漏极金属层与对应的像素电极相连。

6.根据权利要求5所述的薄膜晶体管阵列基板，其特征在于，该薄膜晶 体管阵列基板还包括覆盖在每个TFT的源极金属层和漏极金属层上的钝化保 护层，该钝化保护层上设有通孔，每个TFT的漏极金属层通过该通孔与对应 的像素电极相连。

7.根据权利要求5所述的薄膜晶体管阵列基板，其特征在于，该第一扫 描段的线宽与每个TFT的栅极金属层的宽度相同。

8.一种显示面板，其特征在于，包括如权利要求1至7任一项所述的薄 膜晶体管阵列基板。

9.一种显示装置，其特征在于，包括如权利要求8所述的显示面板。