[发明专利]延长混合存储器中数据保持时间的方法

说明书

本发明涉及存储器领域，尤其涉及一种延长混合存储器中数据保持时间的方法。一种延长混合存储器中数据保持时间的方法，所述方法包括：设定预警值，在所述混合存储器的下级存储器中读出数据的错误位数达到预警值时，将所述数据或所述数据所在的整个页数据或所述数据所在的整个块数据转存至上级存储器中；其中所述上级存储器比所述下级存储器的数据保持时间长。

技术领域

本发明涉及存储器领域，尤其涉及一种延长混合存储器中数据保持时间的方法。

背景技术

图1为现有技术中NAND混合存储器的结构示意图，以NAND闪存做存储介质混合而成的NAND混合存储器如图1所示，第一级为单层单元型NAND芯片(SLC)，第二级为双层单元型NAND芯片(MLC)，第三级为三层单元型NAND芯片(TLC)依次类推和最后一级3D-NAND型芯片，这几种类型的芯片由存储逻辑控制器控制对其进行读写操作以及执行一些特定算法,比如数据管理,磨损均衡等。图2为这几种类型的存储器优缺点比较图。

如图2所示，在NAND混合存储器中，这四种芯片按照芯片类型的顺序依次为SLC,MLC,TLC,3D-NAND，读写速度越来越慢，擦写的次数也越来越少，数据保持的时间也越来越短,而容量则是越来越大，成本也越来越低，为了使这些不同类型的芯片构成的NAND混合存储器芯片的性能和寿命达到最优。在使用时通常把那些用户最频繁读或者写的数据保存在读写速度快且可擦写次数高的单层单元型NAND芯片中，相反把用户最不经常读或者写的数据保存在读写速度慢且可擦写次数低的后一级的芯片中。图3为另一种混合存储器由新型存储器芯片和NAND存储器芯片组成的结构示意图，如图3所示，其中新型存储器芯片可以是相变存储器(PCM)，磁性随机存储器(MRAM),阻变式存储器(RRAM)，铁电存储器(FeRAM)等，最后一级的NAND存储器芯片可以是图1中的任意一种或者多种类型的NAND芯片。图3中每一级芯片都由存储逻辑控制器控制对其进行读写操作以及执行一些特定算法,比如数据管理,磨损均衡等。图4为各级存储芯片的优缺点示意图。

由图4可知，在新型混合存储器中按照新型存储器芯片，NAND存储器芯片的顺序读写速度越来越慢，擦写的次数也越来越少，数据保持的时间越来越短,成本也越来越低，为了使这些不同类型的芯片构成的NAND混合存储器芯片的性能和寿命达到最优。在使用时通常把那些用户最频繁读或者写的数据保存在读写速度快且可擦写次数高的新型存储器芯片中，相反把用户最不经常读或者写的数据保存在读写速度慢且可擦写次数低的后一级的芯片中。这样的混合存储器利用各自的优点比如读写速度快，容量大，擦写次数高，满足存储系统对大容量，高性能的要求。

为了保证数据存储的可靠性和系统稳定性，通常在芯片中增加一个错误检测和矫正模块(ECC),该模块通过在原来的数据位上外加额外的校验位来实现错误检测和纠正，检测和矫正模块功能能够容许错误，并可以将错误更正，使系统得以持续正常的操作，不会因为错误而中断。当系统从NAND混合存储器中的MLC,TLC，3D-NAND或新型混合存储器中的NAND存储器芯片的存储阵列读出数据时，如果数据出错的位数已经超过检测和矫正模块所能矫正的最大位数，那么系统可能会因为这个错误数据导致崩溃，致使用户丢失一些重要的数据。在NAND混合存储器中，从SLC，到MLC，TLC以及3D NAND，数据保持时间会越来越差，因此数据出现错误的几率也就越大，而整个混合存储器保持时间是由最差的存储器所限制，因此如何解决混合存储器保持时间是一个需要解决的问题。

发明内容

针对现有技术中混合存储器所存在的问题，本发明提供了一种延长混合存储器中数据保持时间的方法，使得数据保持的时间延长。

本发明采用如下技术方案：

一种延长混合存储器中数据保持时间的方法，所述方法包括：

设定预警值，在所述混合存储器的下级存储器中读出数据的错误位数达到预警值时，将所述数据或所述数据所在的整个页数据或所述数据所在的整个块数据转存至上级存储器中；其中