[发明专利]用于在多芯片封装体中测试辅助部件的方法和装置

权利要求书

1.一种多芯片封装体，包括：

一个集成电路；

多个辅助集成电路部件，该多个辅助集成电路部件耦合至该集成电路；以及

一个测试输入-输出引脚即测试IO引脚，该测试输入-输出引脚耦合至该多个辅助集成电路部件中的至少两个辅助集成电路部件，并且用于通过公共路径向该至少两个辅助集成电路部件中选择的一个传递多个测试信号，该公共路径将该至少两个辅助集成电路部件中的多个相应测试引脚与该测试IO引脚耦合到一起。

2.如权利要求1所述的多芯片封装体，其中，该多个辅助集成电路部件包括多个存储器芯片堆叠。

3.如权利要求1所述的多芯片封装体，进一步包括：

一个中介层，其上安装有该集成电路以及该多个辅助集成电路部件。

4.如权利要求1所述的多芯片封装体，进一步包括：

多个专用测试引脚，其中的每一个专用测试引脚耦合至该多个辅助集成电路部件中的对应一个并且向其传递一个相应的选择信号，以便将该多个辅助集成电路部件中的每一个辅助集成电路部件置于活动测试模式和三态模式中的所选择的一个模式。

5.如权利要求1所述的多芯片封装体，其中，该测试IO引脚包括一个通用IO引脚，该通用IO引脚耦合至该集成电路。

6.如权利要求1所述的多芯片封装体，其中该测试IO引脚是用于该集成电路的多个通用IO引脚中的通用IO引脚，其中该多个辅助集成电路部件的第一部分耦合至用于该集成电路的的该多个通用IO引脚的第一组通用IO引脚，并且其中，不同于该第一部分的该多个辅助集成电路部件的第二部分耦合至用于该集成电路的该多个通用IO引脚的第二组通用IO引脚，该第二组不同于该第一组，其中该多个辅助集成电路部件的该第一部分包括该至少两个辅助集成电路部件，并且其中该公共路径将该多个辅助集成电路部件的该第一部分中的多个相应测试引脚耦合到用于该集成电路的该多个通用IO引脚的该第一组通用IO引脚。

7.一种多芯片封装体，包括：

多个集成电路；以及

一个复用电路，该复用电路耦合至该多个集成电路并且在测试过程中将多个测试信号路由到该多个集成电路中所选择的一个集成电路。

8.如权利要求7所述的多芯片封装体，其中，该多个集成电路包括多个存储器元件。

9.如权利要求7所述的多芯片封装体，进一步包括：

一个附加的集成电路；以及

一个中介层，其上安装有该附加的集成电路以及该多个集成电路，其中，该复用电路形成在该中介层中。

10.如权利要求7所述的多芯片封装体，进一步包括：

一个附加的集成电路，在其中形成有该复用电路。

11.如权利要求7所述的多芯片封装体，进一步包括：

一个附加的集成电路，该附加的集成电路在测试过程中直接向该多个集成电路发送多个控制信号。

12.如权利要求7所述的多芯片封装体，进一步包括：

一个附加的集成电路，其中，该复用电路在测试过程中通过该附加的集成电路的多个通用输入-输出引脚即多个GPIO引脚接收该多个测试信号。

13.如权利要求12所述的多芯片封装体，其中，该附加的集成电路在正常操作过程中通过该多个GPIO引脚接收多个活动用户信号。