[发明专利]采用单根Serdes扩展物理接口的装置、其控制方法及控制系统

权利要求书

1.一种采用单根Serdes扩展物理接口的装置，其特征在于，

所述装置包括：系统芯片以及与所述系统芯片交换数据的PHY芯片；

所述系统芯片包括：系统芯片发送链路以及系统芯片接收链路；

所述PHY芯片包括：与所述系统芯片交换数据的系统侧发送接收单元以及线路侧发送接收单元；

所述线路侧发送接收单元包括至少两个线路侧传输端口；

所述系统芯片发送链路包括：与所述线路侧传输端口数量及带宽均相同的MAC发送单元，分别对应每个MAC发送单元设置的64B/66B编码单元，同时匹配每个64B/66B编码单元且依次设置的通道分配选择器、加扰单元、变速器单元、以及与所述系统芯片接收链路复用的Serdes发送接收单元；

所述系统芯片接收链路包括：与所述线路侧传输端口数量及带宽均相同的MAC接收单元，分别对应每个MAC接收单元设置的64B/66B解码单元，同时匹配每个64B/66B解码单元且依次设置的通道重组选择器、解扰单元、字对齐单元、以及与所述系统芯片发送链路复用的Serdes发送接收单元；

其中，通过所述Serdes发送接收单元与所述PHY芯片的系统侧发送接收单元交换数据。

2.根据权利要求1所述的采用单根Serdes扩展物理接口的装置，其特征在于，

所述系统芯片发送链路还包括：分别设置于每个MAC发送单元和64B/66B编码单元之间的数据复制单元；

所述系统芯片接收链路还包括：分别设置于每个线路侧传输端口和64B/66B解码单元之间的数据采样单元。

3.根据权利要求1或2所述的采用单根Serdes扩展物理接口的装置，其特征在于，

所述Serdes发送接收单元的速率为10G，所述线路侧传输端口的数量为4个，其传输带宽为2.5G；

或所述Serdes发送接收单元的速率为10G，所述线路侧传输端口的数量为2个，其传输带宽为5G；

或所述Serdes发送接收单元的速率为25G，所述线路侧传输端口的数量为8个，其传输带宽为2.5G；

或所述Serdes发送接收单元的速率为25G，所述线路侧传输端口的数量为4个，其传输带宽为5G。

4.一种采用单根Serdes扩展物理接口的装置的控制方法，其特征在于，

提供一种如权利要求2所述的采用单根Serdes扩展物理接口的装置；

所述方法包括：

系统芯片发送链路发送数据过程中，

每个MAC发送单元均独立发送数据；

将每个MAC发送单元发送的数据进行独立进行64B/66B编码后，按照MAC发送单元地址排列顺序合并分配到一条物理链路上；

将合并后的数据进行加扰操作后，通过Serdes发送接收单元发送；

系统芯片接收链路接收数据过程中，

将通过Serdes发送接收单元后的多路数据分别进行解扰操作后，将其恢复重组为与线路侧传输端口数量相同的多路数据，并将多路数据依次进行独立的64B/66B解码后，对应发送到各个MAC接收单元。

5.根据权利要求4所述的采用单根Serdes扩展物理接口的装置的控制方法，其特征在于，

系统芯片发送链路发送数据过程中，所述方法还包括：

判断MAC发送单元的速率是否等于线路侧传输端口的带宽，若是，数据复制单元透传数据；

若否，将发送的数据经所述数据复制单元复制X份后，再进行传递，所述X等于当前链路占据Serdes发送接收单元的带宽/MAC发送单元的当前速率。

6.根据权利要求5所述的采用单根Serdes扩展物理接口的装置的控制方法，其特征在于，

系统芯片接收链路接收数据过程中，

所述方法还包括：

判断MAC接收单元的速率是否等于线路侧传输端口的带宽，若是，数据接收单元透传数据；

若否，将解码后的X份数据经数据采样单元采样一份后，再进行传递。