[发明专利]采用单根Serdes扩展物理接口的装置、其控制方法及控制系统

说明书

本发明提供一种采用单根Serdes扩展以太网物理接口的装置、其控制方法及控制系统；所述装置包括：系统芯片以及与所述系统芯片交换数据的PHY芯片；系统芯片发送链路包括：MAC发送单元，分别对应每个MAC发送单元设置的64B/66B编码单元，同时匹配每个64B/66B编码单元且依次设置的通道分配选择器、加扰单元、变速器单元、以及与所述系统芯片接收链路复用的Serdes发送接收单元；所述系统芯片接收链路包括：MAC接收单元，分别对应每个MAC接收单元设置的64B/66B解码单元，同时匹配每个64B/66B解码单元且依次设置的通道重组选择器、解扰单元、字对齐单元、以及与所述系统芯片发送链路复用的Serdes发送接收单元。本发明提高了系统集成度，降低系统成本。

技术领域

本发明涉及网络通信领域，尤其涉及一种采用单根Serdes扩展物理接口的装置、其控制方法及控制系统。

背景技术

在IEEE 802.11ac标准及产品的普及后，无线的传输速率有了极大的提高；目前符合IEEE 802.11ac（Wave1）标准的AP产品单频传输速率已超过1Gbps，随着下一代无线通信局域网标准IEEE 802.11ac（Wave2）的提出，无线网络理论传输速率将达到6.9Gbps，相应的，目前接入点和交换机之间的1Gbps速率显然不足；为了沿用Cat5E/Cat6的线缆基础设施，业界以及IEEE802.3相继提出了2.5G和5G的以太网技术标准以及开发计划，定义了2.5G/5G Base-T PHY的链路侧物理层实现方式。

如图1所示，现有技术中2.5G Base-T PHY的链路侧物理层架构；该实施方式中，将传统的系统MAC与2.5G Base-T PHY 基于SGMII的1G连接接口MAC/PCS/Serdes速率升频2.5倍，如此，以实现对线路侧单个2.5G端口的支持，然而，该实施方式中，由于1000Base-X 8b/10b编解码数据位宽限制，1G Mac与Pcs难以超频5倍支持5G的传输速率，限制新技术的使用以及发展。

所述MAC的英文全称为Media Access Controller，所述PHY的英文全称为：physical Layer。

进一步的，如图2所示，现有技术中可以支持2.5G /5GBase-T PHY的链路侧物理层架构；该实施方式中，基于10GBase-R以太网接口，采用10G的MAC/PCS/Serdes支持10G速率，同时，在发送方向上增加复制单元，在接收方向上增加采样单元，以实现对线路侧单个2.5G或单个5G端口的支持；例如：PHY线路侧为2.5G端口，则系统侧与系统MAC连接时，对于XGMII发送方向的数据单元会复制4份发送出去，而接收方向则每4份数据单元采样一个有效数据传给上层MAC单元，该实施方式复用10G以太网接口；相应的，PHY线路侧为5G端口时，则对数据复制2份或对每2份数据单元采样一个有效数据传递，在此不做详细赘述；然而，该实施方式中，对于多个2.5G/5G的交换设备，ASIC芯片与PHY会有多条10G物理连接，例如：线路侧需要支持4个2.5G端口时，ASIC芯片与PHY之间需要设计4条10G物理连接通路，如此，增加了PCB设计的难度与成本。

发明内容

本发明的目的在于提供一种采用单根Serdes扩展物理接口的装置、其控制方法。

为实现上述目的之一，本发明一实施方式提供一种采用单根Serdes扩展物理接口的装置，

所述装置包括：系统芯片以及与所述系统芯片交换数据的PHY芯片；

所述系统芯片包括：系统芯片发送链路以及系统芯片接收链路；

所述PHY芯片包括：与所述系统芯片交换数据的系统侧发送接收单元以及线路侧发送接收单元；

所述线路侧发送接收单元包括至少两个线路侧传输端口；