[发明专利]形成双大马士革结构的方法、等离子体刻蚀方法

说明书

本发明公开了一种形成双大马士革结构的方法与一种等离子体刻蚀方法，以抑制fence缺陷的产生。其中，该形成双大马士革结构的方法，包括：在含硅介质层内形成连接孔；在含硅介质层的上方及连接孔内形成硬掩膜材料；在硬掩膜材料的上方形成光刻胶图案，所述光刻胶图案的开口形状与待形成的沟槽的形状相对应，所述连接孔位于所述光刻胶图案的开口内；去除含硅介质层表面的硬掩膜材料；以等离子体刻蚀的方式去除光刻胶图案开口内的部分含硅介质层，以形成沟槽；在该等离子体刻蚀过程中，以脉冲方式施加射频偏置功率和射频源功率，提供的反应气体包括作为聚合气体的COS。

技术领域

本发明涉及半导体加工领域，尤其涉及形成双大马士革结构的方法，以减少所形成结构上缺陷的数量。

背景技术

随着半导体器件制造技术的迅速发展，半导体器件已具有深亚微米结构， 集成电路中包含巨大数量的半导体器件。在如此大规模的集成电路中，元件之间的连接不仅在单个互连层中互连，而且要在一个以上互连层之间进行互连， 其中所述一个以上互连层互相堆叠，且在层与层之间有绝缘膜。目前业界通常采用双大马士革（dual-damascene）工艺形成的互连结构来连接多层元件，这种工艺可以在层间绝缘膜中先后形成连接孔（via）与沟槽（trench），然后利用导电材料例如铜（Cu）填充所述沟槽和连接孔，这种互连结构已在集成电路制造中得到广泛应用，通常称为dual Damascus结构，尤其是铜为导电材料的CudualDamascus结构。

图1A～1D为形成dual Damascus结构中的Trench的过程示意图，图中显示的dual-damascene结构中，标号10代表刻蚀停止层，用于确定刻蚀深度，通常由氮化硅形成；标号11代表电介质层，可以由碳氧化硅（SiOC）、氟化硅（FSG） 或二氧化硅（SiO2）形成；标号12代表底部抗反射层（BARC，Bottom Anti-Reflective Coating），用于降低反射；标号13代表有机抗反射层（OARC， Organic Anti-Reflective Coating），以及标号14代表已形成的Via。结合所述附图，现有dual-damascene结构中Trench的形成过程包括：

步骤a1，在BARC 12及OARC 13上，旋涂正光刻胶（PR，Photo Resist） 15，并进行光照，使得光刻胶15中光照的区域在显影时能够被去除，见图1B；

步骤a2，进行显影，去除光刻胶15中光照的区域，形成光刻胶图形16，见图1C；

步骤a3，以光刻胶图形16为掩膜，刻蚀电介质层11、BARC 12及OARC 13，形成Trench 17，见图1D。然而，在Trench 17形成的同时，往往伴随着栅栏（Fence）19产生于刻蚀停止层10。通常需要单独的工艺以去除栅栏19，否则，最终所形成的互连结构的质量将难以保证。

业内通常认为，栅栏19的产生与光刻胶（特别是光刻胶的光照过程）相关。比如，2010年3月31日公开的、发明名称为“沟槽制作方法及系统”的中国发明专利申请（公开号：CN 101685773A）即认为：由于dual Damascus结构中的via 14通常很深，因此在步骤a1进行光照时，通常会因为聚焦深度（DOF，Depth of Focus）的限制，使得Via 14中BARC 12上的光刻胶15不能够受到充分的光照，于是在步骤a2显影时，会有一部分残余光刻胶18留下，如图1C所示。这部分残余光刻胶18在刻蚀时，将影响位于其边缘的电介质层16的刻蚀， 使得部分电介质16不能刻蚀去除，形成如图1D所示的栅栏19（Fence），降低了形成的Trench 17的质量，从而将降低集成电路的性能。

发明内容

本发明提供一种形成双大马士革结构的方法，包括：

在含硅介质层内形成连接孔；

在含硅介质层的上方及连接孔内形成硬掩膜材料；