[发明专利]数字倍频电路及修正时钟占空比的方法有效
| 申请号： | 201510875586.0 | 申请日： | 2015-12-02 |
| 公开（公告）号： | CN105406838B | 公开（公告）日： | 2018-06-12 |
| 发明（设计）人： | 陈鹏;龚海波;范麟;吴炎辉;刘永光;徐骅;李明剑 | 申请（专利权）人： | 重庆西南集成电路设计有限责任公司 |
| 主分类号： | H03K3/017 | 分类号： | H03K3/017 |
| 代理公司： | 重庆市前沿专利事务所(普通合伙) 50211 | 代理人： | 郭云 |
| 地址： | 400060 重庆*** | 国省代码： | 重庆;50 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 延迟 倍频电路 对齐 电路 时钟占空比 占空比修正 边沿检测 时钟信号 序列输出 延迟电路 复位信号生成电路 修正 时钟产生电路 延迟控制参数 产生电路 电路输出 电路稳定 基准时钟 接收时钟 可移植性 控制参数 输出延迟 相位比较 同相位 输出 通讯 应用 | ||
1.一种数字倍频电路修正时钟占空比的方法，该数字倍频电路包括延迟电路(1)、边沿检测对齐电路(2)和时钟产生电路(5)；
延迟电路(1)包括第一延迟序列(11)、第二延迟序列(12)、第三延迟序列(13)和第四延迟序列(14)，每个延迟序列均受边沿检测对齐电路(2)输出的同一个延迟控制参数的控制；
其特征在于：包括如下步骤：
(一)、判断第四延迟序列(14)输出信号比时钟产生电路(5)输出的基准时钟信号延迟是否超过了一个时钟周期，如果没有超过一个时钟周期，调整延迟控制参数，使第四延迟序列(14)输出信号比基准时钟信号延迟大于一个时钟周期；
(二)当检测到第四延迟序列(14)输出信号比时钟产生电路(5)输出的基准时钟信号延迟超过了一个时钟周期，调整延迟控制参数，使第四延迟序列(14)输出信号延迟时间减小，即使第四延迟序列(14)输出信号的上升沿向基准时钟信号在下一个时钟周期的上升沿逼近；
(三)、判断第四延迟序列(14)输出信号的上升沿与基准时钟信号在下一个时钟周期的上升沿是否无相位差，当第一次检测不到第四延迟序列(14)输出信号上升沿与基准时钟信号在下一个时钟周期的上升沿存在相位差异时，记录延迟参数，标记盲区顶部；继续调整延迟控制参数，使第四延迟序列(14)输出信号的上升沿再次向基准时钟信号在下一个时钟周期的上升沿靠近并越过；当再次检测到第四延迟序列(14)输出信号上升沿与基准时钟信号在下一个时钟周期的上升沿存在相位差异时，记录延迟参数，标记盲区底部；
(四)根据盲区顶部与盲区底部的差值计算出盲区中心点的位置，调整延迟控制参数，使第四延迟序列(14)输出信号的上升沿处于该中心点这一位置。
2.根据权利要求1所述的一种数字倍频电路修正时钟占空比的方法，其特征在于：每个延迟序列均包括n个延迟单元和一个选择器，n取正整数；n个延迟单元串联连接，且每个延迟单元均输出信号到选择器；选择器受边沿检测对齐电路(2)输出的延迟控制参数的控制，对收到的信号进行选择后输出。
3.根据权利要求2所述的一种数字倍频电路修正时钟占空比的方法，其特征在于：每个延迟单元由2个反向器串联构成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于重庆西南集成电路设计有限责任公司，未经重庆西南集成电路设计有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510875586.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种组合式电弧炉炉盖
- 下一篇：发光二极管灯具、发光二极管模组及其散热器
