[发明专利]可扩展移植的连续式三相无刷直流电机驱动电路

权利要求书

1.一种可扩展移植的连续式三相无刷直流电机驱动电路，包括三相全桥高速开关电路1，数字转模拟转换及运放电路2，功率放大电路3，控制逻辑电平转换电路4，其特征在于：

三相全桥高速开关电路1由NMOS管Q1,NMOS管Q2,NMOS管Q3,NMOS管Q4,NMOS管Q5,NMOS管Q6组成；NMOS管Q1的D极与NMOS管Q3的D极连接，NMOS管Q3的D极与NMOS管Q5的D极连接，NMOS管Q1的S极与NMOS管Q2的D极连接，NMOS管Q2的S极与电路模拟地PGND连接，NMOS管Q3的S极与NMOS管Q4的D极连接，NMOS管Q4的S极与电路模拟地PGND连接，NMOS管Q5的S极与NMOS管Q6的D极连接，NMOS管Q6的S极与电路模拟地PGND连接，NMOS管Q1的S极与电路输出端M1_R1连接，NMOS管Q3的S极与电路输出端M1_R2连接，NMOS管Q5的S极与电路输出端M1_R3连接。

2.如权利要求1所述的可扩展移植的连续式三相无刷直流电机驱动电路，其特征在于：数字转模拟转换及运放电路2由数字转模拟转换芯片U9,电阻R40,R43,R44，运算放大器U1,运算放大器U2组成;数字转模拟转换芯片U9的15脚与正15V直流电源VCC1连接,数字转模拟转换芯片U9的14脚与正15V直流电源VCC1连接,数字转模拟转换芯片U9的16脚不连接，数字转模拟转换芯片U9的4脚与数字信号输入端C2_BIT1连接，数字转模拟转换芯片U9的5脚与数字信号输入端C2_BIT2连接，数字转模拟转换芯片U9的6脚与数字信号输入端C2_BIT3连接，数字转模拟转换芯片U9的7脚与数字信号输入端C2_BIT4连接，数字转模拟转换芯片U9的8脚与数字信号输入端C2_BIT5连接，数字转模拟转换芯片U9的9脚与数字信号输入端C2_BIT6连接，数字转模拟转换芯片U9的10脚与数字信号输入端C2_BIT7连接，数字转模拟转换芯片U9的11脚与数字信号输入端C2_BIT8连接，数字转模拟转换芯片U9的12脚与数字信号输入端C2_BIT9连接，数字转模拟转换芯片U9的13脚与数字信号输入端C2_BIT10连接，数字转模拟转换芯片U9的1脚与运算放大器U1的负相输入端连接，数字转模拟转换芯片U9的2脚与运算放大器U1的正相输入端连接，运算放大器U1的正相输入端与电路模拟地AGND连接，数字转模拟转换芯片U9的3脚与电路模拟地AGND连接,运算放大器U1的负相输入端与电阻R40的1脚连接，电阻R40的2脚与运算放大器U1的输出端连接，运算放大器U1的正电源输入端与正15V直流电源VCC1连接,运算放大器U1的负电源输入端与负15V直流电源VCC2连接,运算放大器U1的输出端与电阻R43的1脚连接，电阻R43的2脚与运算放大器U2的负相输入端连接,运算放大器U2的负相输入端与电阻R44的1脚连接，电阻R44的2脚与运算放大器U2的输出端连接,运算放大器U2的正电源输入端与正15V直流电源VCC1连接,运算放大器U2的负电源输入端与负15V直流电源VCC2连接,运算放大器U2的正相输入端与电路模拟地AGND连接，运算放大器U2的输出端的与功率放大电路3中电阻R37的1脚连接。

3.如权利要求1或2所述的可扩展移植的连续式三相无刷直流电机驱动电路，其特征在于：功率放大电路3由电阻R37,NPN三极管Q7组成；NPN三极管Q7的C极与电机控制电源VP连接，NPN三极管Q7的B极与电阻R37的1脚连接，电阻R37的2脚与电路模拟地AGND连接，NPN三极管Q7的E极与三相全桥高速开关电路1中NMOS管Q1的D极连接。

4.如权利要求3所述的可扩展移植的连续式三相无刷直流电机驱动电路，其特征在于：控制逻辑电平转换电路4由控制逻辑电平转换芯片U3组成；控制逻辑电平转换芯片U3的1脚与正5V直流电源VCC3连接，控制逻辑电平转换芯片U3的3脚与电机控制信号输入端L1连接，控制逻辑电平转换芯片U3的5脚与电机控制信号输入端L2连接，控制逻辑电平转换芯片U3的7脚与电机控制信号输入端L3连接，控制逻辑电平转换芯片U3的9脚与电机控制信号输入端L4连接，控制逻辑电平转换芯片U3的11脚与电机控制信号输入端L5连接，控制逻辑电平转换芯片U3的14脚与电机控制信号输入端L6连接，控制逻辑电平转换芯片U3的8脚与电路数字地GND连接，控制逻辑电平转换芯片U3的13脚与电路数字地GND连接，控制逻辑电平转换芯片U3的16脚与正15V直流电源VCC1连接,控制逻辑电平转换芯片U3的2脚与三相全桥高速开关电路1中NMOS管Q1的G极连接，控制逻辑电平转换芯片U3的4脚与三相全桥高速开关电路1中NMOS管Q2的G极连接，控制逻辑电平转换芯片U3的6脚与三相全桥高速开关电路1中NMOS管Q3的G极连接，控制逻辑电平转换芯片U3的10脚与三相全桥高速开关电路1中NMOS管Q4的G极连接，控制逻辑电平转换芯片U3的12脚与三相全桥高速开关电路1中NMOS管Q5的G极连接，控制逻辑电平转换芯片U3的15脚与三相全桥高速开关电路1中NMOS管Q6的G极连接。