[发明专利]基于ZYNQ的AXIS-FIFO桥电路及利用该电路进行数据传输的方法

说明书

技术领域

本发明涉及FPGA设计技术领域，具体涉及一种基于ZYNQ的 AXIS-FIFO桥电路及利用该电路进行数据传输的方法。

背景技术

基于ZYNQ的FPGA芯片由ARM处理系统与片上可编程逻辑组 成。而ARM处理系统与片上可编程逻辑的互连普遍采用AXI、 AXI_lITE和AXIS总线接口。其中AXIS总线接口面向高速流数据传 输，应用于具备数据处理和传输功能的IP进行数据交换，并且基于 ZYNQ处理器的VIVADO开发软件也提供了基于AXIS接口的功能IP。 但是如果用户需要将自己设计的功能封装成IP应用于ZYNQ平台时会 产生一些不便，除了需要设计IP内部功能，还要额外设计与ZYNQ处 理器接口交换的AXIS接口，而VIVADO开发软件并没有提供这方面的 IP。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何设计一种结构简单可靠且通用 性强的基于ZYNQ的AXIS-FIFO桥电路及相应的数据传输方法。

(二)技术方案

为了解决上述技术问题，本发明提供了一种基于ZYNQ的 AXIS-FIFO桥电路，包括ZYNQ处理器、DDR2芯片、DMA控制器 和AXIS-FIFO桥电路；

所述ZYNQ处理器包括ARM处理系统和AXI接口控制器，连 接DDR2芯片和DMA控制器，用于控制DMA控制器和DDR2芯片 进行数据存取交互；

所述DDR2芯片连接ZYNQ处理器，用于完成与ZYNQ处理器 的数据交互；

所述DMA控制器连接ZYNQ处理器和AXIS-FIFO桥电路，通 过AXI_lITE接口接收ZYNQ处理器的命令，通过AXI接口完成与 ZYNQ处理器的数据交互，通过AXIS接口完成与AXIS-FIFO桥电 路的数据交互；

所述AXIS-FIFO桥电路连接DMA控制器的IP与FIFO接口的 用户IP，用于完成AXIS与FIFO接口协议转换。

优选地，所述AXIS-FIFO桥电路包括AXIS2FIFO单元和 FIFO2AXIS单元；

所述AXIS2FIFO单元与DMA控制器的接口信号为MemoryMap 到Stream方向的AXIS协议信号，包括tdata、tvalid和tready信号， FIFO2AXIS单元与DMA控制器的接口信号为Stream到MemoryMap 到方向的AXIS协议信号，包括tdata、tvalid和tready信号；AXIS 协议信号的控制机制为当有数据可供读或写时，置tvalid有效指示有 效的tdata可读或写，通过对面通信方控制tready的有效与否来执行 有效的读写操作；

所述AXIS2FIFO单元由AXIS2FIFO转换单元和StandardFIFO 构成，所述AXIS2FIFO转换单元用于完成ZYNQ处理器MemoryMap 到DMA控制器与FIFO2AXIS转换单元的连接端口即用户Stream端 的AXIS接口协议tready信号与FIFO接口协议almostfull信号之间的 转换、AXIS接口协议tvalid信号逻辑与tready信号后输出的信号与 FIFO接口协议wr_en信号之间的转换，以及AXIS接口协议tdata与 FIFO接口协议din信号的转换；

所述FIFO2AXIS单元由FWFTFIFO和FIFO2AXIS转换单元构 成，所述FWFTFIFO用于完成零延迟FIFO数据读取功能，所述 FIFO2AXIS转换单元用于完成用户Stream到ZYNQ处理器 MemoryMap端的AXIS接口协议tvalid信号与FIFO接口协议empty 信号之间的转换、AXIS接口协议tvalid信号逻辑与tready信号后输 出的信号与FIFO接口协议rd_en信号之间的转换，以及AXIS接口 协议tdata与FIFO接口协议dout信号之间的转换。

优选地，所述电路还包括用户IP，连接AXIS-FIFO桥电路，分 别通过StandardFIFO读接口完成读FIFO操作和通过FWFTFIFO写 接口负责完成写FIFO操作。

本发明还提供了一种利用所述的电路进行数据传输的方法，数据 发送过程包括以下步骤：