[发明专利]高速印刷电路板及其差分布线方法

说明书

技术领域

本发明涉及电路技术领域，尤其是涉及一种高速印刷电路板及其差分布线方法。

背景技术

印刷电路板至少包括布线层、屏蔽层和电介质层，布线层包括信号线和BGA(BallGridAssay，焊球阵列封装)区域、非BGA区域。现有大量的PCB板差分布线方法一般是在非BGA区尽量控制在合理的布线宽幅，其线宽/距离较大；而在BGA区引脚阵列的距离较小，设计者一般采用与非BGA区差分对的线宽相同，减小差分对距离布置在BGA区内与非BGA区互连。而实际上上述设计难以保证BGA区内与非BGA区阻抗一致，从而造成阻抗波动，影响信号传输质量。尤其是伴随着4G、5G高速通讯网络的蓬勃发展，在高速信号传输过程中，对链路阻抗一致性要求越来越高，这意味着维持高质量的高速信号传输质量须控制传输通道阻抗非常稳定。传统的印刷电路板布线方式将无法满足高速信号质量需求。

发明内容

基于此，本发明在于克服现有技术的缺陷，提供一种高速印刷电路板及其差分布线方法，其能够保证信号传输链路阻抗一致，提高信号传输质量，进而保证高速信号传输。

其技术方案如下：

一种高速印刷电路板，包括依次层叠的布线层、电介质层和屏蔽层，所述布线层包括BGA区域、非BGA区域和相对设置的两条差分传输线路，两条所述差分传输线路均包括位于所述BGA区域第一差分线、位于所述非BGA区域的第二差分线和连接所述第一差分线和所述第二差分线的第一连接线，所述第一差分线的宽度小于所述第二差分线的宽度，两条所述第一差分线之间的距离小于两条所述第二差分线之间的距离，所述第一连接线的宽度由所述BGA区域向所述非BGA区域逐渐增加，两条所述第一连接线之间的距离由所述BGA区域向所述非BGA区域逐渐增加。

在其中一个实施例中，所述第一差分线的宽度和两条所述第一差分线之间的距离满足公式：

Z2≈2*87ϵr+1.41ln5.98h0.8w1+t(1-0.48e-0.96d1h),]]>

其中，Z₂为非BGA区域预设的阻抗要求值，w₁为所述第一差分线的宽度，d₁为两条所述第一差分线之间的距离，h为所述电解质层的厚度，ε_r为所述电解质层的介电常数，t为所述布线层的铜厚。

在其中一个实施例中，所述BGA区域设有以阵列方式布置的焊盘，两条所述第一差分线位于相邻两行所述焊盘之间，所述第一差分线的宽度和两条所述第一差分线之间的距离还满足公式：

2w₁+d₁≤s₁-2s₂，

其中，s₁为相邻两行所述焊盘之间的距离，s₂为所述焊盘至所述第一差分线的最小可加工距离。

在其中一个实施例中，所述第二差分线的宽度和两条所述第二差分线之间的距离满足公式：