[发明专利]一种双口RAM的访问方法及装置有效

专利信息
申请号: 201510901041.2 申请日: 2015-12-05
公开(公告)号: CN105573931B 公开(公告)日: 2019-10-15
发明(设计)人: 张豪 申请(专利权)人: 中国航空工业集团公司洛阳电光设备研究所
主分类号: G06F13/16 分类号: G06F13/16
代理公司: 郑州睿信知识产权代理有限公司 41119 代理人: 胡泳棋
地址: 471009 *** 国省代码: 河南;41
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 ram 访问 方法 装置
【权利要求书】:

1.一种双口RAM的访问方法,其特征在于,包括如下步骤:

步骤1):当双口RAM两侧的主处理器和协处理器在同一时间间隔内发出访问相同RAM地址的命令时,进行冲突监测;

步骤2):冲突监测模块产生BUSYL或BUSYR信号,经过逻辑转换模块转换后,输出ACK_L或ACK_R应答信号给迟滞处理器,使迟滞处理器的总线周期延长;所述迟滞处理器是指在主处理器和协处理器中,在同一时间间隔访问双口RAM的时间上相对滞后的处理器;

所述步骤2)中利用BUSYL信号逻辑转换的设计方法为:逻辑转换模块内置计数器,设置迟滞处理器的总线访问信号为计数器启动信号;设置BUSYL信号为计数器清零信号,当计数器计数溢出时,使ACK_L信号有效,输出ACK_L应答信号;

或所述步骤2)中利用BUSYR信号逻辑转换的设计方法为:逻辑转换模块内置计数器,设置迟滞处理器的总线访问信号为计数器启动信号;设置BUSYR信号为计数器清零信号,当计数器计数溢出时,使ACK_R信号有效,输出ACK_R应答信号。

2.根据权利要求1所述一种双口RAM的访问方法,其特征在于,主处理器和协处理器没有在同一时间间隔内访问相同双口RAM时,BUSYR信号和BUSYL无效,两个处理器的总线周期不变,维持其默认值。

3.一种双口RAM的访问装置,其特征在于,包括如下模块:

模块1):用于当双口RAM两侧的主处理器和协处理器在同一时间间隔内发出访问相同RAM地址的命令时,进行冲突监测;

模块2):用于冲突监测模块产生BUSYL或BUSYR,经过逻辑转换模块转换后,输出ACK_L或ACK_R应答信号给迟滞处理器,使迟滞处理器的总线周期延长;所述迟滞处理器是指在主处理器和协处理器中,在同一时间间隔访问双口RAM的时间上相对滞后的处理器;

所述模块2)中利用BUSYL信号逻辑转换的设计方法为:逻辑转换模块内置计数器,设置迟滞处理器的总线访问信号为计数器启动信号;设置BUSYL信号为计数器清零信号,当计数器计数溢出时,ACK_L信号有效,输出ACK_L应答信号;

或所述模块2)中利用BUSYR信号逻辑转换的设计方法为:逻辑转换模块内置计数器,设置迟滞处理器的总线访问信号为计数器启动信号;设置BUSYR信号为计数器清零信号,当计数器计数溢出时,ACK_R信号有效,输出ACK_R应答信号。

4.根据权利要求3所述一种双口RAM的访问装置,其特征在于,主处理器和协处理器没有在同一时间间隔内访问相同双口RAM时,BUSYR信号和BUSYL无效,两个处理器的总线周期不变,维持其默认值。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司洛阳电光设备研究所,未经中国航空工业集团公司洛阳电光设备研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201510901041.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top