[发明专利]阵列基板、显示面板以及阵列基板的制造方法

说明书

本发明提供了阵列基板、显示面板以及阵列基板的制造方法，阵列基板包括：多个矩阵排列的TFT；平坦化层，形成于多个TFT之上；公共电极层，形成于平坦化层之上；钝化层，形成于公共电极层之上；以及像素电极层，形成于钝化层之上，像素电极层通过依次设置的钝化层的接触孔、公共电极层的接触孔和平坦化层的接触孔电连接至对应的TFT的漏极；平坦化层包括平坦区域以及自平坦化层的接触孔的边缘过渡到平坦区域的斜坡区域；公共电极层的接触孔的边缘位于平坦化层的斜坡区域。本发明使得公共电极层边缘处于平坦化层的斜坡区域上，改善了钝化层的覆盖性，可避免公共电极层边缘翘起或钝化层的陡坡处太薄导致的暗点不良。

技术领域

本发明涉及显示装置制程工艺，尤其涉及一种低功耗的阵列基板、显示面板以及阵列基板的制造方法。

背景技术

图1为现有技术的LTPS阵列基板中子像素的走线示意图，其中，低温多晶硅(LowTemperature Poly-silicon；简称LTPS)。图2为图1中G-G′方向的剖面图。如图1和2所示，现有LTPS液晶显示器的每个子像素区域内设置有TFT基板10′(Thin Film Transistor，薄膜晶体管)、平坦化层20′、公共电极层30′、钝化层40′和像素电极层50′，透明的像素电极层50′依次通过钝化层40′的接触孔C′、公共电极层30′的接触孔B′和平坦化层20′的接触孔A′连接至TFT基板10′中的漏极8′。TFT基板10′可以包括从下至上依次层叠的基板1′、缓冲层2′、多晶硅层3′、绝缘层4′、栅极引线5′、源极6′、隔离层7′和漏极8′，漏极8′通过过孔连接到多晶硅层3′，并且还包括数据线9′。漏极8′与多晶硅层3′通过接触孔K′接触。栅极引线5′形成于上述接触孔的一侧。还可以根据阵列基板的实际需要在上述接触孔的另一侧设置一用于形成存储电容的第一金属线(图中未示出)。第一金属线可以与栅极引线5′同层同质。

现有技术中将公共电极层30′的接触孔B′的边缘处于平坦化层20′(有机膜)的平坦区域，公共电极层30′的倾角E′会比较大，达到50°左右，这样钝化层40′在陡坡处(钝化层40′覆盖公共电极层30′边缘的位置)会偏薄，当需要增加电容降低钝化层40′厚度时，会受到限制。

图3为现有技术的阵列基板的制程过程示意图。如图3所示，公共电极层30′(由ITO材料制程，氧化铟锡，Indium tin oxide)在晶化过程中由于应力变化，公共电极层30′的接触孔B′的边缘的ITO材料容易翘起。

发明内容

针对现有技术中的缺陷，本发明的目的在于提供阵列基板、显示面板以及阵列基板的制造方法，克服了现有技术的困难，使得公共电极层的接触孔的边缘位于平坦化层的斜坡区域上，同时使公共电极层的接触孔形成角度较小的倾角(小于等于30°)，可避免公共电极层边缘翘起或钝化层的陡坡处太薄导致的暗点不良。

根据本发明的一个方面，提供一种阵列基板，包括：

多个矩阵排列的TFT；

平坦化层，形成于所述多个TFT之上；

公共电极层，形成于所述平坦化层之上；

钝化层，形成于所述公共电极层之上；以及

像素电极层，形成于所述钝化层之上，所述像素电极层通过依次设置的所述钝化层的接触孔、所述公共电极层的接触孔和所述平坦化层的接触孔电连接至对应的TFT的漏极；

所述平坦化层包括平坦区域以及自所述平坦化层的接触孔的边缘过渡到所述平坦区域的斜坡区域；所述公共电极层的接触孔的边缘位于所述平坦化层的斜坡区域。

优选地，自所述平坦化层的接触孔的边缘到所述平坦区域的距离大于等于所述平坦化层厚度的1.5倍，且小于等于所述平坦化层厚度的2倍。

优选地，自所述平坦化层的接触孔的边缘到所述平坦区域的距离等于所述平坦化层厚度的1.7倍。