[发明专利]用于沟槽的原位掺杂的多晶硅填充料

权利要求书

1.一种制造集成电路即IC的方法，所述方法包括：

在半导体衬底中刻蚀沟槽，所述沟槽具有大于或等于5的纵横比即 AR≥5和大于或等于10μm的沟槽深度；

沿着所述沟槽的壁形成电介质内衬以形成电介质为内衬的沟槽，以 及

将原位掺杂的多晶硅沉积到所述沟槽中以形成电介质为内衬、填充 多晶硅的沟槽，即多晶硅填充的沟槽，所述沟槽具有掺杂的多晶硅填充 料在其中，

其中，在完成所述制造所述IC之后，所述掺杂的多晶硅填充料基本 上是无孔的多晶硅并具有小于或等于100欧姆/平方的25℃的薄层电 阻。

2.根据权利要求1所述的方法，其中，所述掺杂的多晶硅填充料具 有5x10¹⁸cm^-3与1x10²¹cm^-3之间的平均掺杂物浓度和小于或等于50欧 姆/平方的25℃的薄层电阻。

3.根据权利要求1所述的方法，其中所述半导体衬底是大块衬底材 料。

4.根据权利要求1所述的方法，其中所述沟槽深度在20μm和50μm 之间。

5.根据权利要求1所述的方法，其中所述沉积包括多步沉积，所述 多步沉积包括初始无掺杂的多晶硅部分、随后掺杂的多晶硅部分、然后 最终无掺杂的多晶硅部分。

6.根据权利要求1所述的方法，进一步包括在所述沉积之前在所述 电介质内衬的底部刻蚀开口以提供用于到所述半导体衬底的欧姆接触的 开口。

7.根据权利要求1所述的方法，其中所述半导体衬底是硼掺杂的， 并且所述原位掺杂的多晶硅是硼掺杂的，使得所述掺杂的多晶硅填充料 是硼掺杂的。

8.根据权利要求1所述的方法，其中所述沉积包括以5至30标准立 方厘米/分钟即sccm的流量范围流动BCl₃气体以及流动至少一种稀释气 体，使得所述BCl₃气体被稀释为在体积上小于或等于10％。

9.根据权利要求8所述的方法，其中所述稀释气体包括H₂。

10.根据权利要求1所述的方法，进一步包括，在所述沉积之后，在 所述半导体衬底的背侧上沉积非掺杂覆盖层。

11.根据权利要求1所述的方法，其中所述沉积使用550℃至650℃ 范围的温度和100毫托即mTorr至400mTorr范围的压强。

12.根据权利要求1所述的方法，进一步包括以900℃和1150℃ 之间的温度退火所述多晶硅填充的沟槽。

13.一种集成电路，即IC，包括：

半导体衬底；

形成在所述半导体衬底上的功能性电路系统，和

在所述半导体衬底中的多个电介质为内衬、填充多晶硅的沟槽，即 多晶硅填充的沟槽，所述沟槽具有掺杂的多晶硅填充料在其中，

其中所述掺杂的多晶硅填充料的25℃薄层电阻小于或等于100欧 姆/平方，

其中所述多个多晶硅填充的沟槽的纵横比大于或等于5，即AR≥5， 并且沟槽深度大于或等于10μm，并且

其中，所述掺杂的多晶硅填充料基本上是无孔的多晶硅。

14.根据权利要求13所述的IC，其中所述掺杂的多晶硅填充料的平 均掺杂浓度在5x10¹⁸cm^-3与5x10²¹cm^-3之间，并且所述掺杂的多晶硅 填充料的25℃薄层电阻小于或等于50欧姆/平方。

15.根据权利要求13所述的IC，其中所述半导体衬底是大块衬底材 料。

16.根据权利要求13所述的IC，其中所述沟槽深度在20μm和50μm 之间。