[发明专利]用于沟槽的原位掺杂的多晶硅填充料

说明书

技术领域

所公开的实施例涉及集成电路(IC)的掺杂的多晶硅填充的沟槽。

背景技术

芯片上的有源器件通常被称为场区的区域隔开，在所述场区中，形 成隔离结构。用于隔离的局部硅氧化(LOCOS)工艺的一种替代被称为 沟槽隔离。一些沟槽工艺涉及掺杂的多晶硅填充料，如当需要在多晶硅 填充料与半导体衬底之间进行欧姆接触时。

在一种具有掺杂的多晶硅填充料的沟槽布置中，使用两步骤注入多 晶硅填充工艺。如通过反应离子蚀刻(RIE)在衬底中形成沟槽，以电介 质内衬(如，热的氧化硅)作为沟槽的内衬，并且具有内衬的沟槽随后 由多晶硅填充料填充。随后能够掺杂多晶硅填充料材料，通常是在热注 入活性步骤之后通过离子注入进行。

发明内容

提供此发明内容以简化方式介绍所公开概念的简要选择，这些概念 在下面包括提供有附图的具体实施方式中被进一步描述。此发明内容并 不旨在限制所要求保护的主题的范围。

所公开的实施例认识到常规两步骤沉积及随后的离子注入提供沟槽 的掺杂的多晶硅填充料造成孔隙和电路布置的更高衬底接触电阻，在退 火期间，该孔隙能够在沟槽内迁移(migrate)，导致可靠性问题，并且在 所述电路布置中，沟槽包括穿过电介质内衬的底部孔并且掺杂的多晶硅 接触半导体衬底。另外，由于多晶硅填充料被常规非掺杂沉积，因此需 要额外注入步骤进行掺杂。

所公开的实施例描述一种用于沟槽填充的原位掺杂的多晶硅以形成 电介质为内衬、填充多晶硅的沟槽(多晶硅填充的沟槽)，其中所述沟槽 具有掺杂的多晶硅填充料在其中。在晶片制造完成之后，最终的集成电 路(IC)中的掺杂的多晶硅填充料通常基本上是无孔的多晶硅。正如本 文所使用的，术语“多晶硅空洞”指电介质为内衬的多晶硅填充的沟槽 的多晶硅填充料内的空隙或空腔区域，该区域能够沿电介质内衬或在多 晶硅填充料内，具有至少一个尺寸(至少0.3μm长)，通常为v形空洞(参 见如下所述的图3A中的空洞)。本文所用的术语“基本上是无孔的”指 IC上的多个电介质为内衬、多晶硅填充的沟槽的至少90％就其体积而言 是无孔的，这根据横截面扫描电子显微术(X-SEM)是可确定的，其中， 多晶硅填充的沟槽具有≥10μm的深度和≥5的纵横比。

附图说明

现在将参考附图，所述附图未按比例绘制，其中：

图1是示出根据一个示例实施例制造集成电路(IC)的一个示例方 法的步骤的流程图，该方法包括形成用于多晶硅填充的沟槽的沟槽填充 的原位掺杂的多晶硅。

图2A是根据一个示例实施例的示例IC的示意剖视图，该IC包括所 公开的多晶硅填充的沟槽。

图2B是根据一个示例实施例的示例IC的示意剖视图，该IC包括所 公开的多晶硅填充的沟槽，该沟槽在电介质内衬底部具有开口以在沟槽 中的掺杂的多晶硅填充料和半导体衬底之间提供欧姆接触。

图3A是具有可见v形空洞的常规多晶硅填充的沟槽的X-SEM扫描 图像，其中，在通过硼离子注入工艺进行多晶硅沉积以及掺杂物活化步 骤之后掺杂沟槽。

图3B是根据一个示例实施例的具有所公开的多晶硅填充的沟槽的 所公开的测试结构的X-SEM扫描图像，其中该沟槽具有模拟产品特征的 变化的沟槽开口/宽度，其中，使用所公开的原位硼掺杂多晶硅沉积工艺 形成变化的沟槽开口/宽度，其中，能够看到，掺杂的多晶硅填充料基本 上是无孔的多晶硅。

具体实施方式

参考附图描述示例实施例，其中，使用相同附图标记标出相似或等 同元素。动作或事件的所示顺序不应被理解为限制，因为一些动作或事 件可以以不同顺序发生和/或与其他动作或事件同时发生。此外，实现根 据本公开的方法可能不需要一些所示动作或事件。

图1是示出根据一个示例实施例制造IC的一种示例方法100的步骤 的流程图，该IC包括用于沟槽填充的原位掺杂的多晶硅以形成多晶硅填 充的沟槽。步骤101包括在半导体衬底中刻蚀沟槽，该沟槽具有≥5的纵 横比(AR)和≥10μm的沟槽深度。沟槽深度能够在20μm和50μm之 间。在一个具体实施例中，半导体表面处的沟槽开口尺寸能够是从2.35 μm至2.85μm，并且沟槽深度约25μm至30μm。