[发明专利]一种隧穿场效应晶体管及其制造方法

说明书

本发明属于半导体集成电路制造工艺技术领域，公开了一种隧穿场效应晶体管及其制造方法，该器件包括：具有第一掺杂类型的衬底，设于所述衬底中部的鳍形区域，设于所述衬底一侧以及部分鳍形区域上的源区，设于源区以及鳍形区域的重叠区域内的嵌入反型注入层，覆盖在鳍形区域之上的栅介质层以及栅导电层，以及设于衬底的另一侧的漏区。本发明提供的隧穿场效应晶体管及其制造方法，有效增大了器件导通电流，同时具有陡直的亚阈值斜率，显著改善了器件特性，同时，本发明与传统的CMOS工艺完全兼容，降低了生产成本，简化了工艺流程。

技术领域

本发明属于半导体集成电路制造工艺技术领域，涉及一种隧穿场效应晶体管及其制造方法。

背景技术

金属氧化物半导体(Metal-Oxide-Semiconductor，简称为MOS)技术已经得到了广泛的应用，例如互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称为CMOS)晶体管已成为半导体集成电路中的核心元件。为了使集成电路的性能和封装密度不断提高，以及使集成电路的成本不断降低，CMOS晶体管的特征尺寸在不断缩小。

然而，随着CMOS晶体管的尺寸不断缩小，CMOS晶体管的总功率消耗不断增加。其原因有：一、短沟道效应越来越明显(如漏电流增加)；二、难以使电源电压随着CMOS晶体管尺寸的减小而继续减小。后者主要是由于典型的MOS晶体管的亚阈值摆幅(Sub-thresholdSwing)具有约为60mV/dec的理论极限值，使得将晶体管由关状态切换至开状态需要一定的电压改变，CMOS晶体管具有最小电源电压。

由于隧穿场效应晶体管(Tunneling Field-Effect Transistor，简称为TFET)没有短沟道效应的问题，且由于其亚阈值摆幅可小于60mV/dec，突破了常规MOS亚阈区的理论限制，应用前景相当广阔。

如图1所示，图1为现有的传统N型隧穿场效应晶体管的结构示意图，源区101为P型重掺杂区域，漏区102为N型重掺杂区域。当栅极不施加电压的时候，只存在很小的漏泄电流；当栅极施加正电压的时候，能带发生弯曲，当源区101的导带与沟道区103的价带重叠后，器件就会在源区与沟道区之间的隧穿结发生带-带隧穿，沟道区产生电流。

TFET虽然具有低漏电流、低亚阈值斜率、低工作电压和低功耗等诸多优异特性，但是如图1所示传统TFET晶体管，具有以下缺点：

1.器件工作时，源区与沟道区之间发生隧穿时的电场与栅电场不在同一方向导致带-带隧穿效率不高，使得导通电流(Ion)不高，在电路中实际运用中导致驱动电流较低；

2.由于隧穿结掺杂浓度梯度不够陡直导致器件开启时隧穿结处的电场不大，这会导致TFET的亚阈区斜率退化；

3.传统的TFET器件为平面器件，占用面积较大，导致集成度不高。

发明内容

本发明所要解决的技术问题是提供一种隧穿场效应晶体管及其制造方法，具有较高的导通电流和较低的泄露电流，同时保持了陡直的亚阈值斜率，并且器件采用立体结构，提高了芯片的集成密度。

为了解决上述技术问题，本发明提供了一种隧穿场效应晶体管，所述隧穿场效应晶体管包括：

衬底，所述衬底具有第一掺杂类型；

鳍形区域，凸出设于所述衬底中部；

源区，所述源区具有第二掺杂类型，设于所述衬底一侧以及部分鳍形区域上；

嵌入反型注入层，所述嵌入反型注入层具有第一掺杂类型，设于所述源区以及鳍形区域的重叠区域内；

栅介质层，覆盖所述鳍形区域之上；

栅导电层，设于所述栅介质层上，以及