[发明专利]一种1394总线多通道流数据并行拆包方法

说明书

技术领域

本发明属于计算机硬件技术，涉及一种1394总线多通道流数据并行拆包方 法及电路。

背景技术

标准的IEEE1394总线协议对消息的最大负载有限制，不能满足军事航空领 域对大数据量网络传输的要求，在标准协议的基础上，定义了流数据用于传输 大数据量的网络消息，即在发送方将大数据包拆分为若干个小包(满足1394总 线最大负载要求)通过1394总线传输，接受法收到这些小包后再组合成一条完 整的消息传递给应用软件。同时为了满足消息的处理效率，要求流数据发送方 的组包操作由硬件电路完成，在目前技术中，没有支持此类问题的解决方法和 电路。

发明内容

本发明目的是提供的一种1394总线多通道流数据并行拆包方法及电路，给 多个通道发送的不同流数据可由硬件逻辑并行完成拆包操作。

本发明的技术解决方案是：

一种1394总线多通道流数据并行拆包方法，包括以下步骤：

步骤1：驱动层软件初始化时配置流数据发送配置表，按照发送目的通道号 分配每条流数据在每个发送周期内可发送的分包个数N，以及每个的消息ID号、 发送偏移时刻、发送缓冲区首地址信息；

步骤2：驱动层软件将待发送流数据按照发送目的通道号，存入分配的流数 据发送缓冲区，并将本条流数据需要拆分的分包总数通知硬件逻辑，启动本条 流数据发送；

步骤3：流数据源地址运算单元根据每条流数据M在一个发送周期内可发送 的分包(0、1、…、n、…、N)，设计已发送周期个数计数器Strem_STOF_cntM[n]， 所述已发送周期个数计数器初始值为“1”，每完成一次分包发送该计数器增“1”；

步骤4：流数据源地址运算单元根据“本条流数据发送缓冲区首地址+ Strem_STOF_cntM[n]*n*分包负载大小”的计算方法，获取该分包应携带的负载 位于主存中的位置，通知主机接口DMA控制接口从该位置取出对应负载信息， 并保存至硬件逻辑内部的对应数据发送缓冲区中(0、1、…、n、…、N)；

步骤5：硬件逻辑从每个发送周期开始调度配置表，若在该条流数据M的某 个分包n的发送偏移时刻已将该分包n搬移至硬件逻辑内部的数据发送缓冲(n) 中，则硬件逻辑将该分包n数据封装并发送到1394总线上，完成本条流数据分 包n的发送，并将本条流数据M分包的发送个数计数器TX_Strem_split_cntM 增“1”，否则继续启动本条流数据M的分包(n+1)发送，在下个发送周期的分 包n的发送偏移时刻再启动该分包发送；

步骤6：判断本条流数据M分包的发送个数计数值与本条流数据需要拆分的 分包总数是否相等，如不同则返回步骤4，如相同则转入步骤7；

步骤7：将已发送周期个数计数器Strem_STOF_cntM[n]复位为“1”，该条 流数据M发送完成标识置位，通知上层软件本条流数据发送完成。

为了实现并行拆包，上述步骤1中的配置表可配置不同发送目的通道号的 流数据；上述不同发送目的通道号的流数据按照步骤2至步骤7的方法并行处 理。

本发明的有益效果：

本发明1394总线多通道流数据并行拆包方法及电路，给多个通道发送的不 同流数据可由硬件逻辑并行完成拆包操作，使其在满足SAEAS5643协议对1394 总线预分配带宽的基础上，又不额外占用处理器资源，可实现1394总线上流数 据包按照配置带宽在不同通道上并行发送。

附图说明

图1为本发明采用的硬件电路框图；

图2为本发明的方法流程图。

具体实施方式

本发明1394总线多通道流数据并行拆包方法，采用硬件电路实现，该硬件 电路包括主机接口DMA控制单元、流数据源地址运算单元、流数据发送缓冲区、 配置表、配置表调度运算单元、1394链路层发送接口。各单元模块连接关系： 主机接口DMA控制单元与流数据源地址运算单元、流数据发送缓冲区连接，流 数据源地址运算单元与主机接口DMA控制单元连接，流数据发送缓冲区与主机 接口DMA控制单元、1394链路层发送接口连接，配置表与配置表调度运算单元 连接，配置表调度运算单元与配置表、流数据源地址运算单元连接，1394链路 层发送接口与流数据发送缓冲区连接。

本发明1394总线流数据拆包方法，处理步骤如下：