[发明专利]半导体集成电路装置以及可穿戴装置

说明书

本发明涉及半导体集成电路装置以及可穿戴装置，能够提供能够在实现低功耗化的同时稳定地动作的半导体装置。半导体装置具备：CPU(26)；系统控制器(24)，指定CPU(26)的动作速度；SRAM(30)，具有P型SOTB晶体管(SP1、SP2)和N型SOTB晶体管(SN1～SN4)，与CPU(26)连接；以及基板偏置电路(23)，与系统控制器(24)连接，能够对P型SOTB晶体管(SP1、SP2)以及N型SOTB晶体管(SN1～SN4)供给基板偏置电压(Vsp、Vsn)。此处，在系统控制器(24)指定使CPU(26)以低速进行动作的低速模式时，基板偏置电路(23)将基板偏置电压(Vsp、Vsn)供给到P型SOTB晶体管(SP1、SP2)以及N型SOTB晶体管(SN1～SN4)。

技术领域

本发明涉及半导体集成电路装置以及可穿戴装置，特别涉及适合于低功耗化的半导体集成电路装置。

背景技术

作为可穿戴装置，有如智能手表那样在手腕上佩戴的便携终端装置。在这样的便携终端装置中，虽然通过从电池供给的电力来驱动，但尤其要求长时间进行动作。为了达成作为终端的功能和作为手表的功能，在便携终端装置内部，安装了内置了微型处理器(以下称为CPU：Central Processing Unit，中央处理装置)、存储器等的半导体集成电路装置(以下还简称为半导体装置)。

为了能够使便携终端装置长时间进行动作，考虑在便携终端装置内部，安装内置了以低速进行动作的低速CPU的半导体装置和内置了以高速进行动作的高速CPU的半导体装置。在该情况下，例如作为手表的功能通过低速CPU(子CPU)达成，作为终端的功能通过高速CPU(主CPU)达成。低速CPU以低速进行动作，所以功耗变低，所以能够延长便携终端装置的动作时间。

作为降低半导体装置的功耗的技术，已知DVFS(Dynamic Voltage and FrequencyScaling，动态电压和频率调节)。通过使用DVFS技术，使半导体装置的电源电压降低，使用于使该半导体装置进行动作的频率降低，从而能够降低半导体装置的功耗。由于能够降低半导体装置的功耗，所以能够延长便携终端装置的动作时间。

另外，作为降低半导体装置的功耗的技术，在例如专利文献1中记载了对半导体装置的基板施加基板偏置电压，而使用于使半导体装置进行动作的频率可变。

作为在半导体装置中内置的存储器，有静态型随机存取存储器(以下称为SRAM)。在例如专利文献2中记载了降低SRAM的功耗的技术。

专利文献1：日本特开2004-282776号公报

专利文献2：日本特开2003-132683号公报

发明内容

在使用2个半导体装置、即内置主CPU的半导体装置和内置子CPU的半导体装置的结构中，安装的半导体装置等的数量增加，担心便携终端装置的价格上升。另外，在使用DVFS技术的结构中，即使降低频率来进行低速动作，由泄漏电流等所致的待机电流未被降低，对于功耗降低，无法期待高的效果。进而，通过DVFS技术，可变更的频率的范围也仅为约50％左右，无法按位数的单位来变更频率，所以由此也无法期待对于低功耗的高的效果。

在变更对半导体装置的基板供给的基板偏置电压的结构中，难以使半导体装置稳定地动作。

在专利文献1以及2中，未记载能够在实现低功耗化的同时稳定地动作的半导体装置。

本发明的目的在于提供一种能够在实现低功耗化的同时稳定地动作的半导体装置。

本发明的上述目的以及其他目的和新的特征根据本说明书的记述以及附图将更加明确。

如果简单地说明在本申请中公开的发明中的代表性的发明的概要，则如下所述。