[发明专利]电平移位电路和电源装置

权利要求书

1.一种电平移位电路，其特征在于，包括下拉单元、第一上拉单元和第二上拉单元；所述第一上拉单元和所述第二上拉单元均与所述下拉单元连接；所述第一上拉单元和所述第二上拉单元并联；所述第一上拉单元对电平的上拉能力强于所述第二上拉单元对电平的上拉能力；

所述下拉单元接收到外界电平信号，并向所述第一上拉单元和所述第二上拉单元输出低电平信号；所述第一上拉单元或所述第二上拉单元将所述低电平信号上拉为高电平信号输出，并由所述第二上拉单元对所述高电平信号进行保持；所述外界电平信号翻转时，所述下拉单元将由所述第二上拉单元保持的所述高电平信号下拉为低电平信号输出。

2.根据权利要求1所述的电平移位电路，其特征在于，所述下拉单元包括第一NMOS管、第二NMOS管和第一反相器；所述第一上拉单元包括第一PMOS管至第四PMOS管；所述第二上拉单元包括第五PMOS管和第六PMOS管；

所述第一PMOS管和所述第二PMOS管串联，所述第一PMOS管的源极连接高电源电压域，栅极与所述第二NMOS管的漏极连接；所述第二PMOS管的漏极和栅极均与所述第一NMOS管的漏极连接；所述第一NMOS管的源极接地，栅极连接所述电平移位电路的输入端；所述第五PMOS管与串联后的所述第一PMOS管和所述第二PMOS管并联，且所述第五PMOS管的栅极与所述第一PMOS管的栅极连接；

所述第三PMOS管和所述第四PMOS管串联，所述第三PMOS管的源极连接所述高电源电压域，栅极与所述第一NMOS管的漏极连接；所述第四PMOS管的漏极和栅极均与所述第二NMOS管的漏极连接；所述第二NMOS管的源极接地，栅极通过所述第一反相器连接所述电平移位电路的输入端，漏极还与所述电平移位电路的输出端连接；所述第六PMOS管与串联后的所述第三PMOS管和所述第四PMOS管并联，且所述第六PMOS管的栅极与所述第三PMOS管的栅极连接。

3.根据权利要求2所述的电平移位电路，其特征在于，所述第二上拉单元还包括第一延时单元和第二延时单元；

所述第一延时单元的两端分别与所述第二PMOS管的栅极和漏极连接；

所述第二延时单元的两端分别与所述第四PMOS管的栅极和漏极连接。

4.根据权利要求3所述的电平移位电路，其特征在于，所述第一延时单元包括偶数个相级联的反相器，所述第二延时单元包括偶数个相级联的反相器。

5.根据权利要求3所述的电平移位电路，其特征在于，所述第一PMOS管和所述第二PMOS管对电平的上拉能力均强于所述第五PMOS管对电平的上拉能力；

所述第三PMOS管和所述第四PMOS管对电平的上拉能力均强于所述第六PMOS管对电平的上拉能力。

6.根据权利要求1所述的电平移位电路，其特征在于，所述下拉单元包括第一NMOS管、第二NMOS管和第一反相器；所述第一上拉单元包括第一PMOS管至第四PMOS管；所述第二上拉单元包括第五PMOS管和第六PMOS管；

所述第一PMOS管和所述第二PMOS管串联，所述第一PMOS管的源极连接高电源电压域，栅极与所述第二NMOS管的漏极连接；所述第二PMOS管的漏极和栅极均与所述第一NMOS管的漏极连接；所述第一NMOS管的源极接地，栅极连接所述电平移位电路的输入端；所述第五PMOS管的源极和漏极与所述第二PMOS管的源极和漏极对应连接，所述第五PMOS管的栅极与所述第一NMOS管的栅极连接；

所述第三PMOS管和所述第四PMOS管串联，所述第三PMOS管的源极连接所述高电源电压域，栅极与所述第一NMOS管的漏极连接；所述第四PMOS管的漏极和栅极均与所述第二NMOS管的漏极连接；所述第二NMOS管的源极接地，栅极通过所述第一反相器连接所述电平移位电路的输入端，漏极还与所述电平移位电路的输出端连接；所述第六PMOS管的源极和漏极与所述第四PMOS管的源极和漏极对应连接，所述第六PMOS管的栅极与所述第二NMOS管的栅极连接。