[发明专利]TSV背部露头的工艺方法在审
| 申请号： | 201510943453.2 | 申请日： | 2015-12-16 |
| 公开（公告）号： | CN105428311A | 公开（公告）日： | 2016-03-23 |
| 发明（设计）人： | 冯光建 | 申请（专利权）人： | 华进半导体封装先导技术研发中心有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 无锡市大为专利商标事务所(普通合伙) 32104 | 代理人： | 殷红梅;韩凤 |
| 地址： | 214135 江苏省无锡市新区*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | tsv 背部 露头 工艺 方法 | ||
【权利要求书】：
1.TSV背部露头的工艺方法，其特征是，包括以下步骤：
a.对含有TSV导电柱（1）的晶圆背部进行刻蚀工艺，露出TSV导电柱（1），此时TSV导电柱（1）直接暴露或者还有第一绝缘层（3）覆盖；
b.对整个晶圆背面进行绝缘层沉积，使TSV导电柱（1）和晶圆背面都被第二绝缘层（4）覆盖，此时TSV导电柱（1）侧壁的绝缘层厚度小于晶圆背面的绝缘层厚度；
c.对晶圆背面进行整面刻蚀，使TSV导电柱（1）的侧壁露出金属；
d.对晶圆背部进行正面金属沉积，作为种子层，沉积的金属层（5）跟TSV导电柱（1）侧壁导通，最后在沉积的金属层（5）上做RDL。
2.如权利要求1所述的TSV背部露头的工艺方法，其特征是，步骤a中露出导电柱高度在1um~30um。
3.如权利要求1所述的TSV背部露头的工艺方法，其特征是，步骤b中第二绝缘层（4）采用气象法沉积，或是采用电镀、喷胶工艺沉积。
4.如权利要求1所述的TSV背部露头的工艺方法，其特征是，所述第二绝缘层（4）厚度在500nm~50um。
5.如权利要求1所述的TSV背部露头的工艺方法，其特征是，步骤c刻蚀后晶圆背面绝缘层剩余厚度在100nm~30um。
6.如权利要求1所述的TSV背部露头的工艺方法，其特征是，步骤d的金属层（5）是钛铜或铝层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华进半导体封装先导技术研发中心有限公司，未经华进半导体封装先导技术研发中心有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510943453.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
