[发明专利]TSV背部露头的工艺方法

说明书

技术领域

本发明涉及半导体技术领域，特别是涉及一种TSV背部露头的工艺方法。

背景技术

随着半导体技术的发展，集成电路的特征尺寸不断缩小，器件互连密度不断提高。传统的二维封装已经不能满足业界的需求，因此基于TSV垂直互连的叠层封装方式以其短距离互连和高密度集成的关键技术优势，逐渐引领了封装技术发展的趋势。

前段TSV技术是把TSV做在晶圆里面的，在使用TSV进行三维集成封装时，需要对TSV衬底进行减薄使得TSV背面露头，实现TSV的背面导电引出。在TSV背部导电柱露出时，因为导电柱的金属会污染晶圆，因此在这时候露出来的导电柱外面还包覆着之前TSV工艺中所沉积的绝缘层。

后续工艺一般是先用气相法沉积一层绝缘层把晶圆背部保护起来，加一步黄光工艺，用光阻保护住晶背表面，然后只对导电柱上面进行刻蚀；或者用研磨、刮平的方式对导电柱上的绝缘层进行去除，而导电柱露出的高度并不统一，甚至高的跟低的差异超过10um，这样在研磨或刮平过程中就极有可能对晶圆表面造成损伤，或者导致某些区域较低的导电柱没有被成功移除绝缘层，造成后续的互联失效。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种TSV背部露头的工艺方法，在沉积绝缘层后，用刻蚀工艺对导电柱的侧壁进行绝缘层移除，以保证后续互联的可靠性。

按照本发明提供的技术方案，所述的TSV背部露头的工艺方法，包括以下步骤：

a.对含有TSV导电柱的晶圆背部进行刻蚀工艺，露出TSV导电柱，此时TSV导电柱直接暴露或者还有第一绝缘层覆盖；

b.对整个晶圆背面进行绝缘层沉积，使TSV导电柱和晶圆背面都被第二绝缘层覆盖，此时TSV导电柱侧壁的绝缘层厚度小于晶圆背面的绝缘层厚度；

c.对晶圆背面进行整面刻蚀，使TSV导电柱的侧壁露出金属；

d.对晶圆背部进行正面金属沉积，作为种子层，沉积的金属层跟TSV导电柱侧壁导通，最后在沉积的金属层上做RDL。

具体的，步骤a中露出导电柱高度在1um~30um。

具体的，步骤b中第二绝缘层采用气象法沉积，或是采用电镀、喷胶工艺沉积。所述第二绝缘层厚度在500nm~50um。

具体的，步骤c刻蚀后晶圆背面绝缘层剩余厚度在100nm~30um。

具体的，步骤d的金属层可以是钛铜或铝层。

本发明的优点是：本发明利用导电柱侧壁较难沉积，侧壁较薄的特点，在沉积绝缘层后，用刻蚀工艺对导电柱的侧壁进行绝缘层移除，露出金属，此法不受导电柱露出高度不一的限制，简单有效，可以妥善解决背部露头工艺。

附图说明

图1是已经进行背部露头工艺的晶圆示意图。

图2是对整个晶圆背面进行绝缘层沉积示意图。

图3是对绝缘层进行刻蚀，露出TSV导电柱侧壁示意图。

图4是对晶圆背部进行正面金属沉积示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明。

本发明所介绍的一种TSV背部露头的工艺方法包括以下步骤：

一、对已经进行背部露头工艺的晶圆，进行绝缘层沉积。

如图1所示，对含有TSV导电柱1的晶圆（晶圆正面制作好与TSV导电柱1联通的焊盘2）背部进行刻蚀工艺，露出TSV导电柱1，此时TSV导电柱1上面可以还有第一绝缘层3覆盖，也可以是已经把TSV导电柱1上面的绝缘层移除，露出金属柱；此时露出TSV导电柱1高度在1um~30um；

如图2所示，对整个晶圆背面进行绝缘层沉积，使TSV导电柱1和晶圆背面都被第二绝缘层4覆盖；此处的第二绝缘层4可以是气象法沉积的氧化硅、氮化硅等无机氧化物，也可以是电镀光阻、喷胶工艺光阻等有机物，它们的主要作用是隔离晶圆背部，起到绝缘的作用；第二绝缘层4厚度在500nm~50um。

此处的第二绝缘层4由于TSV导电柱1侧壁较难沉积，因此会出现侧壁绝缘层厚度较小，表面厚度较大的趋势。高阻硅可以不用沉积绝缘层，直接进行后续金属互联工艺。

二、对绝缘层进行刻蚀，露出TSV导电柱1的侧壁。

如图3所示，对晶圆背面进行整面刻蚀，使TSV导电柱1的侧壁露出金属。此处刻蚀可以是湿法刻蚀，也可以是干法刻蚀；晶圆背面绝缘层刻蚀后剩余厚度在100nm~30um。

三、进行正面金属沉积，使金属跟TSV导电柱1侧壁导通，最后在沉积金属层5上做RDL（重布线层）。