[发明专利]一种晶圆级TSV封装结构及封装工艺

说明书

技术领域

本发明涉及微电子技术领域一种封装结构及封装工艺，具体涉及一种晶圆级TSV封装结构及封装工艺。

背景技术

随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下，靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，二维互连线的电阻电容（RC）延迟逐渐成为限制半导体芯片性能提高的瓶颈。硅穿孔（ThroughSiliconVia，简称TSV）工艺通过在晶圆中形成金属立柱，并配以金属凸点，可以实现晶圆(芯片)之间或芯片与基板间直接的三维互连，这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术如键合技术相比具有三维方向堆叠密度大、封装后外形尺寸小等优点，从而大大提高芯片的速度并降低功耗。因此，TSV技术已经被广泛认为是继键合、载带焊和倒装芯片之后的第四代封装技术，将逐渐成为高密度封装领域的主流技术。

对于采用via-last技术对指纹识别，CIS（CMOSimagesensor）等进行封装时，多采用从芯片背面制孔，目的是与芯片正面的金属焊盘进行互连。但是要与金属焊盘进行互连，就必须穿透覆盖在金属焊盘上方的介质层（一般为SiO₂），对于SiO₂的刻蚀，一般采用干法刻蚀技术，该层介质层刻蚀技术会刻蚀掉TSV孔的侧壁和拐角处的氧化硅绝缘层，这就会出现电的可靠性问题。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种晶圆级TSV封装结构及封装工艺，避免了TSV的侧壁和拐角处的氧化硅绝缘层也会被刻蚀，有效提高器件可靠性。

本发明采用的技术方案是：

一种晶圆级TSV封装结构，包括器件晶圆，所述器件晶圆包括衬底、设置在衬底上的第一绝缘层以及设置在第一绝缘层上的若干焊盘，其特征在于：所述器件晶圆包括贯穿所述焊盘及所述第一绝缘层的凹槽，所述凹槽设置在焊盘的中部，所述凹槽中设有金属材料，所述金属材料与焊盘电连接，所述衬底设有贯穿的TSV孔，所述TSV孔与焊盘对应设置，所述TSV孔的直径大于所述凹槽的宽度，所述TSV孔的侧壁及衬底的表面设有第二绝缘层，所述TSV孔的底部及第二绝缘层上设有至少一层再布线层，所述再布线层与金属材料电连接，所述再布线层上设有凸点，所述凸点与再布线层电连接。

与一种晶圆级TSV封装结构相对应，本发明还提供一种晶圆级TSV封装工艺，包括下述步骤，

步骤一、提供一器件晶圆，所述器件晶圆包括衬底、设置在衬底上的第一绝缘层以及设置在第一绝缘层上的若干焊盘；将所述第一绝缘层所在的面设为衬底的正面，与正面相对应的衬底的另一面设为背面；所述器件晶圆包括正面和背面，所述器件晶圆的正面与衬底的正面同向；

步骤二、对焊盘及焊盘下方对应的第一绝缘层进行刻蚀，所述刻蚀区域形成凹槽，所述凹槽贯穿所述焊盘及第一绝缘层且位于焊盘的中部；

步骤三、在凹槽中设置金属材料，使金属材料与焊盘电连接；

步骤四、对衬底背面进行减薄；

步骤五、在减薄后的衬底背面对应焊盘的位置制作TSV孔直至裸露出金属材料，所述TSV孔的孔径大于凹槽的宽度；

步骤六、在TSV孔的孔内及衬底的背面制作第二绝缘层；

步骤七、去除TSV孔的底部的第二绝缘层，使TSV孔的底部的金属材料裸露出来；

步骤八、在TSV孔的底部及第二绝缘层上制作至少一层再布线层，使再布线层与金属材料电连接；

步骤九、在再布线层上利用凸点工艺制作凸点，所述凸点与再布线层电连接。

进一步地，所述步骤四包括如下步骤：

A、对器件晶圆的正面键合一载片晶圆，所述键合方式为临时键合或永久键合；

B、利用晶圆减薄机对衬底背面进行减薄，使衬底减薄到20~200微米。

本发明的优点：本发明通过对焊盘及焊盘下方对应的第一绝缘层进行刻蚀，所述刻蚀区域形成凹槽，在凹槽中设置金属材料，然后在衬底的背面对应焊盘的位置开设TSV孔，并在TSV孔中设置再布线层，该工艺可以避免TSV的侧壁和拐角处的氧化硅绝缘层被刻蚀，有效提高器件可靠性。

附图说明

图1为本发明器件晶圆的结构示意图；

图2为本发明刻蚀形成凹槽后的结构示意图；

图3为本发明凹槽内设置金属材料后的结构示意图；

图4为本发明衬底背面开设TSV孔后的结构示意图；