[发明专利]平面肖特基势垒二极管

说明书

技术领域

本发明属于半导体功率器件技术领域，特别适用于硅制平面肖特基势垒二极管，更具体的说，涉及一种能够大幅提高抗雷击能力和静电释放能力的平面肖特基势垒二极管。

背景技术

当前，功率半导体器件在电源转换领域的具有无可替代的作用，尤其是功率肖特基二极管，由于它们拥有极低的正向导通压降、近乎理想的反向恢复特性、较好的产品一致性，因此受到了市场的广泛认可。同时，随着人们环境意识的提高，以及太阳能电池单价的大幅降低，越来越多的单位和个人开始青睐采购太阳能电池组件用于日常生产生活供电。由于工作环境多变，太阳能组件中需要可靠性好、转换效率高的电源转换器。因此，太阳能组件对肖特基二极管的可靠性以及性能要求均较高。在可靠性方面，除传统要求外，尤其对抗雷击性能和静电放电能力的要求近乎苛刻。

传统的肖特基势垒二极管结构参看图1，在N型重掺杂硅衬底1上外延生长一层N型轻掺杂外延层2，在N型轻掺杂外延层上设置有P⁺型重掺杂环3，在P型重掺杂环3上方设置有薄氧化层4，在薄氧化层外侧的N型轻掺杂外延层上及部分P型重掺杂环上设置有场氧化层5，在薄氧化层内侧的N型轻掺杂外延层上表面及部分P型重掺杂环上表面形成有肖特基势垒层6，在场氧化层、薄氧化层、肖特基势垒层上成型有多层金属层7，在N型重掺杂硅衬底下面设置有多层金属层8。该类传统的肖特基二极管要么静电释放能力满足要求，但无法满足抗雷击能力和正向导通压降的要求；要么抗雷击能力和正向导通压降满足指标，但静电释放能力不满足需求。本发明针对现有技术的不足，提出一种大幅提高抗雷击能力和静电释放能力的平面肖特基势垒二极管。

发明内容

本发明所要解决的技术问题是提供一种平面肖特基势垒二极管，其具有大幅抗雷击能力及静电释放能力。

为解决上述技术问题，本发明提供的技术方案是一种平面肖特基势垒二极管，其包括N型重掺杂硅衬底、在所述N型重掺杂硅衬底上生长的N型轻掺杂外延层、在所述N型轻掺杂外延层中设置有P型重掺杂环区、位于所述P型重掺杂环区上方的薄氧化层、位于所述薄氧化层外侧的场氧化层、位于薄氧化层内侧的肖特基势垒层，位于所述场氧化层、薄氧化层、肖特基势垒层上方的多层金属层，及位于所述N型重掺杂硅衬底下面的多层金属层，其特征在于在在所述P型重掺杂环区外侧的所述N型轻掺杂外延层上表面中设置有P型轻掺杂环区，所述薄氧化层位于所述P型重掺杂环区和所述P型轻掺杂环区上方，所述场氧化层位于部分所述P型轻掺杂环区上方及所述P型轻掺杂环区外侧的所述N型轻掺杂外延层上方，所述肖特基势垒层形成于在部分所述P型重掺杂环区上表面及所述N型轻掺杂外延层上表面。

所述P型轻掺杂环区的注入剂量为5e11~1e13cm^-2，结深为0.5~5微米，长度为2~100微米。

所述P型重掺杂环区的注入剂量为1e15~1e16cm^-2，结深为0.5~10cm^-2，长度为2~100微米。

本发明的平面肖特基势垒二极管结构中，P型重掺杂环区外侧设有P型轻掺杂区，能够在保持相同的耐压前提下，有效提高P型重掺杂环区的耐压效率，进而可以通过降低P型重掺杂环区的结深，进一步增强肖特基势垒区的表面电场，从而提高平面肖特基势垒的抗雷击能力，并能够降低正向导通压降、提高正向浪涌能力。同时，在提高耐压效率的同时能够降低外延层厚度，因而降低了整个器件的串联通路寄生电阻，从而提高了静电释放能力。

附图说明

图1，传统型平面肖特基势垒二极管结构剖面示意图。

图2，本发明平面肖特基势垒二极管结构剖面示意图。

具体实施方式

针对上述技术方案，现举一较佳实施例并结合图示进行具体说明。参看图2，本发明的平面肖特基势垒二极管，其主要包括N型重掺杂硅衬底、N型轻掺杂外延层、P型重掺杂环区、P型轻掺杂环区、薄氧化层、场氧化层、肖特基势垒层、多层金属层，其中。