[发明专利]多径衰落信道测试装置

权利要求书

1.一种多径衰落信道测试装置，其特征在于包括，

4个采集通道，任意所述的采集通道连接有ADC采集单元；

多路数字信号处理单元，耦接所有ADC采集单元；

数据传输单元，通讯所述多路数字信号处理单元与上位机；

上位机，由所述多路数字信号处理单元传输的被测信道，取得衰落谱型、 或被测信道的信道系数或被测信道的损耗功率。

2.根据权利要求1所述的多径衰落信道测试装置，其特征在于，所述 ADC采集单元具有400MSa/s的采集速率。

3.根据权利要求1所述的多径衰落信道测试装置，其特征在于，所述 多路数字信号处理单元包括，

FPGA数字信号处理单元，实时地处理所述ADC采集单元采集的实时 信号；

DSP数字信号处理单元，处理所述ADC采集单元采集的基带信号。

4.根据权利要求3所述的多径衰落信道测试装置，其特征在于，所述 数据传输单元包括CPCI总线和高速pciE总线传递单元，所述DPS数字信 号处理单元通过CPCI总线与上位机通讯，所述FPGA数字信号处理单元通 过高速pciE总线传递单元与上位机通讯。

5.根据权利要求4所述的多径衰落信道测试装置，其特征在于，所述 高速pciE总线传递单元包括至少一个波形存储单元和PICE总线，所述FPGA 数字信号处理单元与所有波形存储单元耦接，所述的波形存储单元与PICE 总线耦接，所述PICE总线与上位机耦接。

6.根据权利要求3所述的多径衰落信道测试装置，其特征在于，一个 所述的ADC采集单元采集被测信道且实时传输至FPGA数字信号处理单元， 所述FPGA数字信号处理单元，通过数据传输单元通讯所述被测信道至上位 机，所述上位机通过MATLAB仿真取得被测信道的谱型，所述上位机比较 所述被测信道对应的谱型与测试谱型，确定被测信道的衰落模型。

7.根据权利要求3所述的多径衰落信道测试装置，其特征在于，至少 两个所述的ADC采集单元采集被测信道且实时传输至FPGA数字信号处理 单元，所述FPGA数字信号处理单元传输与DSP数字信号处理单元耦接， 所述DSP数字信号处理单元对FPGA数字信号处理单元接收的被测信道进 行数据计算且通过数据传输单元传输数据计算的结果至上位机，所述上位机 显示所述数据计算的结果且计算信道矩阵。

8.根据权利要求1所述的多径衰落信道测试装置，其特征在于，两个 所述的ADC采集单元采集分别采集无损耗数据和实际信道数据，所述多路 数字信号处理单元由所述无损耗数据和实际信道数据，计算损耗结果，所述 上位机显示损耗结果。