[发明专利]一种单面局部电镀厚金PCB的制作方法

说明书

技术领域

本发明涉及电路板生产技术领域，尤其涉及一种单面局部电镀厚金 PCB的制作方法。

背景技术

在PCB上电镀厚金可提高PCB的导电性、可焊性和稳定性等。现有在 PCB上局部电镀厚金的方法主要有正片无引线流程和负片有引线流程两种。 正片无引线流程一般如下：前工序→沉铜板电→外层图形1(制作厚金位图 形)→图形镍金→电厚金→褪膜1→外层图形2(制作外层线路图形)→图 形电镀→褪膜2→外层蚀刻→后工序，如中国专利申请文件 CN201310676252.1中公开的一种无引线局部镀硬金印制线路板制作方法。 负片有引线流程一般如下：外层蚀刻→外层图形1(制作线路图形、厚金位 图形及连接厚金位之间的网络连接点图形)→外层蚀刻1→褪膜1→外层图 形2(厚金位图形开窗)→图形镍金→电厚金→褪膜2→外层图形3(厚金位 之间的网络连接点不透光)→外层蚀刻3→褪膜3→后工序，如中国专利申 请文件CN201510284201.3中公开的一种无引线残留的金手指处理方法。

对于采用无引线正片流程的生产板，由于已在厚金位上镀了镍和厚金， 厚金位与板面铜面有一定的高度差，在制作外层图形干膜时，厚金位与板面 铜面的连接处容易出现贴膜不紧密的问题，进行图形电镀时容易出现渗镀。 对于采用有引线负片流程的生产板，先制作线路图形、厚金位图形及连接厚 金位之间的网络连接点图形，在厚金位电镀厚金后，再蚀刻除去网络连接点 部分，这容易造成线路网络连接点处出现线幼的问题，尤其是现有的PCB 越来越朝高密度方向发展，线路网络连接点处出现线幼的问题尤为突出。

发明内容

本发明针对现有技术在PCB上局部电镀厚金时容易出现渗镀或线幼的 问题，提供一种单面局部电镀厚金PCB的制作方法，该方法可避免出现渗 镀和线幼问题。

为实现上述目的，本发明采用以下技术方案。

一种单面局部电镀厚金PCB的制作方法，包括以下步骤：

S1多层板：通过半固化片将内层芯板与外层铜箔压合为一体，然后根 据钻孔资料钻孔，接着依次进行沉铜和全板电镀处理，形成多层板；所述全 板电镀处理时控制多层板的上表面和下表面的铜层厚度均等于所需制作的 外层线路的铜厚。

优选的，全板电镀处理时，电流密度为18ASF，电镀时间为90min，使 多层板中孔的孔壁铜厚为21μm。

S2上表面外层线路：通过负片工艺用干膜在多层板的上表面制作第一 外层图形，多层板的下表面用干膜保护；所述第一外层图形包括上表面外层 线路图形和厚金位图形；然后通过蚀刻处理在多层板上形成上表面外层线路 和厚金位；接着褪去多层板上的干膜。

S3电镀厚金：通过负片工艺用干膜在多层板的上表面制作第二外层图 形，多层板的下表面用干膜保护；所述第二外层图形在厚金位处开窗；然后 在厚金位上电镀镍和薄金，接着再在厚金位上电镀厚金；再接着褪去多层板 上的干膜。

优选的，所述镍的厚度为3-6μm，薄金的厚度为0.025-0.045μm；电镀 厚金后，厚金位上的金层厚度为0.76-1μm。

S4下表面外层线路：通过负片工艺用干膜在多层板的下表面制作第三 外层图形，多层板的上表面用干膜保护；所述第三外层图形包括下表面外层 线路图形；然后通过蚀刻处理在多层板上形成下表面外层线路；接着褪去多 层板上的干膜。

S5后工序：根据现有技术对多层板依次进行阻焊层制作、表面处理、 成型和测试的步骤。

与现有技术相比，本发明的有益效果是：本发明通过在全板电镀时一次 性镀够面铜和孔壁铜所需厚度，并且先只在需局部电镀厚金的多层板上表面 制作出外层线路，多层板下表面暂不制作外层线路，从而可利用多层板下表 面的大铜面和金属化孔作为导电层来进行电镀镍金和电镀厚金，然后再利用 负片工艺流程将多层板下表面的外层线路制作出来。本发明通过巧妙的改变 外层线路及局部电厚金的制作顺序并配合负片工艺流程，可避免出现渗镀和 线幼的问题，从而提高成品率和产品的品质。

具体实施方式

为了更充分的理解本发明的技术内容，下面结合具体实施例对本发明的 技术方案作进一步介绍和说明。

实施例

本实施例提供一种单面局部电镀厚金PCB的制作方法。所制备的 PCB背板的规格参数具体如下：

具体步骤如下：

(1)多层板