[发明专利]存储器的读取电路及其读取方法

说明书

本发明提供一种存储器的读取电路及其读取方法，用于读取并输出存储单元的电位，读取电路包括第一晶体管、锁存电路以及复位电路。在对存储单元进行读取的过程中，复位电路对锁存电路进行复位，将第二节点的电压拉低，使得第一节点的电位为高电位，对第一节点和第二节点的状态进行复位。接着，将复位电路关闭，锁存电路随即对存储单元进行读取，根据第一晶体管的漏极电流与存储单元的电流的关系，第一节点读取存储单元的状态，从而锁存电路将存储单元的状态输出。本发明中，锁存电路包括第一反相器和第二反相器，从而静态功耗小，并且，在读取方法中，复位电路先对锁存电路进行复位，保证输出的准确。

技术领域

本发明涉及存储器技术领域，尤其涉及一种存储器的读取电路及其读取方法。

背景技术

非易失性存储单元(NVM，Nonvolatile memory)作为一种集成电路存储单元件，由于其具有高速、高密度、可微缩、断电后仍然能够保持数据等诸多优点，被广泛应用于如便携式电脑、手机、数码音乐播放器等电子产品中。锁存电路作为存储单元的一个重要组成部分，直接影响存储单元的读取速度。

现有技术中，存储器的结构示意图参考图1中所示，存储器包括由若干存储单元(Cell)101构成的存储阵列(Array)，相同列的存储单元101连接同一根位线(BL，BitLine)，相同行的存储单元连接同一根字线(WL，Word Line)以及同一根控制栅极线(CG，Control Gate)，字线、位线以及控制栅极线用于选中某一行或某一列的存储单元。

读取电路是存储单元的外围电路的重要组成部分，读取电路通常被用来在对存储单元进行读操作时对存储单元位线上的微小信号进行采样变换并进行放大，从而确定存储单元内的存储信息。对存储器进行读取时，通过外围电路选中某一行某一列的一个存储单元101，对该存储单元进行读取。

现有技术中存储器的读取电路的结构参考图2中所示，包括晶体管M1、晶体管M2以及放大器，晶体管M1与晶体管M2连接于节点S，放大器连接节点S，并连接以参考电压，放大器需要根据节点S与参考电压Vref的关系确定OUT端的输出状态。对存储阵列中的一个存储单元101进行读取时，可以将存储阵列等效为一个电流源以及与电流源并联的寄生电容，即，图2中所示的Icell以及存储电容C_BL，存储单元101具有“0”和“1”两种状态。电压VDDH控制晶体管M1的开关，晶体管M1的漏极电流为Ilord，在读取存储单元的存储状态的过程中，当Ilord大于Icell，存储单元的状态为“1”，放大器的OUT端输出高电位，当Ilord小于Icell，存储单元的状态为“0”，放大器的OUT端输出低电位。然而，现有技术的读取电路过程中需要给放大器提供参考电压Vref，增加了读取电路的功耗，并增加电路的设计难度。

发明内容

本发明的目的在于，提供一种存储器的读取电路，解决现有技术中读取电路功耗大、存在误差的问题。

为解决上述技术问题，本发明提供一种存储器的读取电路，用于读取并输出所述存储器中存储单元的电位，包括；

第一晶体管，所述第一晶体管的栅极连接一偏置电压，源极连接一第一电源端；

锁存电路，连接于第一节点与第二节点之间，所述第一节点连接所述存储单元，所述锁存电路包括第一反相器和第二反相器，所述第一反相器的输入端连接所述第一节点，输出端连接所述第二节点，且所述第一反相器还连接所述第一晶体管的漏极以及一第二电源端，所述第二反相器的输入端连接所述第二节点，输出端连接所述第一节点，且所述第二反相器还连接所述第一电源端和所述第二电源端；

复位电路，所述复位电路连接所述第二节点。