[发明专利]高效抑制边沿辐射的高密度PCB板及边沿辐射抑制方法

说明书

本发明一种高效抑制边沿辐射的高密度PCB板及边沿辐射抑制方法。PCB板中EMI的主要来源是电源分配网络，电源分配网络中的电源/地平面对形成一个谐振腔，在谐振频率处会造成严重的电磁辐射，本发明提出的高密度PCB板及边沿辐射抑制方法，能够高效屏蔽电源/地中的电磁辐射，将EMI减小到最理想的状态。其中叠层设计采用嵌入式平面电容叠层，这种由薄电介质和电源地平面对构成的嵌入式平面电容在高频段可以看作交流短路，能够达到特别好的电磁辐射抑制效果。

技术领域

本发明涉及PCB板领域，更具体地涉及一种高效抑制边沿辐射的高密度PCB板及边沿辐射抑制方法。

背景技术

随着半导体工艺的高速发展，电子系统的集成规模越来越大，体积越来越小，速度越来越快，功能也越来越强大。但也正是由于众多的晶体管集成到单个的芯片中，处理器和芯片的功耗不断增加，供电电压不断减小，电压噪声容限也随之减小，电磁辐射不断增加，信号完整性问题越来越严峻。电磁干扰（EMI）问题已成为高速数字系统设计所面临的一个巨大挑战。

PCB的边缘辐射抑制是高速PCB EMI/EMC(板级EMI)设计的一个部分，同时也是最重要的一个部分。现阶段，一些经常用来抑制电磁辐射的方法有：20-H准则、边缘过孔防护栏、电磁带隙结构、分离式电容器去耦墙等。20-H准则只是一个经验法则，在很多时候达到的抑制效果并不理想。边缘过孔防护栏是在PCB的边缘订上一些类似栅栏的过孔防护带来屏蔽电磁辐射，可以起到不错的抑制效果。电磁带隙结构也可以起到较好的抑制效果，但是一般蘑菇型EBG结构具有较差低频隔离而且阻带较窄。分离式电容器去耦墙设计简单，但是只是频率低时性能突出，在高频时性能不好。

本发明提供的方案主要是基于嵌入式平面去耦电容的PCB的叠层设计和短路孔设计。现在的单板及系统速率越来越高，单板PCB的叠层越来越重要。单板PCB的叠层就是将信号层、电源平面层和地平面层在既符合机械工艺要求又符合单板性能要求下合理的堆叠在一起。合理的叠层不仅能起到信号传输线阻抗控制的作用，同时又起到抑制板上系统噪声的作用，能够起到抑制电磁辐射的效果。提出的该设计方法主要是针对嵌入式平面去耦电容的叠层设计。嵌入式平面电容需要使用短路孔将噪声接入PCB的整个电流回路当中，所以短路孔的连接方式也影响到EMI的效果。

发明内容

本发明为解决以上现有技术的缺陷，提供了一种高效抑制边沿辐射的高密度PCB板，能够高效屏蔽电源层/地层中的电磁辐射，将EMI减小到最理想的状态。

为实现以上发明目的，采用的技术方案是：

一种高效抑制边沿辐射的高密度PCB板，其特征在于：采用非对称式的叠层结构或对称式的叠层结构，其中所述非对称式的叠层结构由若干个从上到下依次分布的地层-电源层对构成，其中所述地层-电源层对中地层位于电源层的顶部；所述对称式的叠层结构由若干个从上到下依次分布的电源层-地层-电源层对构成，其中所述地层设置在两层电源层之间；

非对称式的叠层结构和对称式的叠层结构中，相邻的地层与电源层之间设置有一层高介电常数的介质层，地层、电源层与介质层贴合；所述高介电常数的介质层的介电常数大于3.7；

非对称式的叠层结构和对称式的叠层结构中，所有的电源层/地层通过短路过孔进行连接。

上述方案中，由介质层和电源层、地层构成的嵌入式平面电容，由于较大的分布电容在高频段可以看作交流短路，由此，电源层、地层可以视为无限小阻抗的短路。这样一个嵌入式平面电容可视为一个平面，在这种情况下，嵌入式平面电容就可视为接地短路孔。

优选地，所述介质层的厚度为0.4mm。

优选地，所述介质层的厚度为0.01mm，介电常数为20。

优选地，所述非对称式的叠层结构或对称式的叠层结构中，电源层、地层的厚度一致。

优选地，所述短路过孔的半径为0.15mm。