[发明专利]一种基于延时单元的自恢复抗单粒子锁存器结构

说明书

技术领域

本发明属于集成电路设计领域，尤其涉及集成电路的抗辐射加固设计领域，具体为一种基于延时单元的自恢复抗单粒子锁存器结构。

背景技术

随着集成电路(IC)的不断发展，工艺尺寸和电源电压不断降低，在IC设计中，提供更低的功耗和更高的性能的同时，也对芯片的稳定性提出了更高的要求。特别是在一些特殊环境如太空中等等，α粒子束以及中子等高能粒子束的撞击，可能会诱发电路内的单粒子效应(SingleEventEffect,SEE),从而引起电路状态发生错误，严重时会导致系统运行崩溃。

其中，单粒子翻转(SingleEventUpset,SEU)和单粒子瞬态(SingleEventTransient,SET)是引起数字电路软错误的重要诱因。SEU主要指发生在诸如触发器、存储器以及寄存器等存储单元中存储状态的翻转引发电路软错误，而SET则主要是指发生在组合逻辑电路的节点上产生的瞬态故障脉冲，脉冲经过组合逻辑路径传播，有可能被锁存器或触发器捕获从而导致软错误的发生。

传统的抗辐射加固技术主要集中于针对发生在存储单元中的SEU，近年来有研究表明，随着数字集成电路的时钟频率不断上升，特征尺寸的不断减小，SET脉冲的影响越来越占据了关键的地位。在较高频率时，由SET引发的故障占据了主要的地位，其原因在于，特征尺寸越来越小，导致节点电容降低使得组合逻辑的节点更容易受外部高能粒子影响产生瞬态故障脉冲，而不断上升的时钟频率则意味着这些脉冲更加容易被锁存器或触发器所捕获从而产生软错误。

为了降低电路的功耗开销，许多电路设计都会使用门控时钟技术，通过关闭芯片上暂时用不到的功能，实现能量节省的目的。在门控时钟电路中，时钟长时间维持一个恒定的值，并且该时间间隔可能远大于一个时钟周期。如果此时锁存器的某个节点因为粒子轰击而进入高阻态，那么该节点就会因为泄漏电流充/放电作用而逐渐跳变到错误的逻辑状态，进而引发软错误。大部分的传统加固锁存器设计采用了C单元电路来屏蔽软错误，当粒子轰击C单元电路的输入时，输出节点很容易进入高阻态，进而由于泄漏电流引发软错误。所以说这些锁存器不具有自恢复功能，不能够适用于门控时钟电路。

因此，希望提出一种新型的加固锁存器，能够容忍锁存器内部发生的SEU以及从组合逻辑电路传来的SET，还具有自恢复功能。

发明内容

本发明提供了一种基于延时单元的自恢复抗单粒子锁存器结构，该锁存器结构不但能够容忍单粒子翻转，还能够容忍单粒子瞬态，避免了高能辐射粒子引发锁存器数据翻转进而导致电路失效的问题，极大地提高了电路的可靠性。

本发明采用的技术方案是：