[发明专利]射频MOS器件的建模方法及测试结构

说明书

本发明提供了一种射频MOS器件的建模方法及测试结构，借助辅助测试结构表征现有去嵌方法无法去除的寄生元件值，并使用这些寄生元件值对得到的MOS器件测试结构原始模型进行修正，从而完整地去除MOS器件测试结构带来的寄生因素，实现将MOS器件的去嵌平面由第一互连金属层的金属层平面推进到多晶硅/有源区(PA)平面，得到本征MOS器件的模型。本发明将MOS器件之外的寄生因素全部分离，即可分别得到器件本征模型与后道寄生模型，对不同尺寸的MOS器件，有利于构建物理基可伸缩的MOS器件模型，并且可以利用业界成熟的后道互连建模方案提高后道模型的精度，使得在选择器件时脱离了测试结构的限制，从而提高了器件选型和版图优化的灵活性。

技术领域

本发明涉及半导体技术领域，具体涉及一种射频MOS器件的建模方法，以及应用到该建模方法中的辅助测试结构。

背景技术

半导体器件的精确建模对电路设计有非常重要的作用，建模过程主要基于对表征结构的测试数据进行，而应用在射频领域的器件，通常通过测试其散射参数(S参数)进行建模，测试频率的范围必须覆盖器件的工作频率范围。在器件的测试结构中，除去待测的本征器件外，不可避免的要引入测试接触块(pad)及pad与器件之间的互连线。在射频或更高频率应用范围内，由于器件的测试pad，及与pad之间的互连线带来的寄生因素已不可忽略，使得直接测试器件得到的S参数无法准确表征本征器件本身的性能，必须将寄生因素去除，这一过程称为器件去嵌。

现有的去嵌技术已经比较丰富，比如，open-short去嵌法，三步去嵌法，改进三步去嵌法，四步去嵌法，五步去嵌法，四端口去嵌法等，这些去嵌技术使得对器件可去嵌的适用频率范围越来越高，但这些方法却忽视了去除寄生因素的完整程度的提高。

现有的技术方案的去嵌平面都定义在器件与pad连接使用的某层金属连线处，一般为M2平面或M1平面，而本征MOS器件的定义平面应在多晶硅(poly)和有源区(AA)平面，称为PA平面。如图1所示，给出了MOS器件不同的去嵌平面示意图(如M2平面，M1平面，PA平面)，图中POLY指栅极多晶硅，S，D分别指MOS器件的源极和漏极，CT指源漏引出至金属层的通孔，M1，M2指用于后道互连的第一，第二层金属，V1指M1，M2之间的通孔。去嵌平面主要是由去嵌方法使用的开路测试结构(open)和短路测试结构(short)的版图结构来决定的。比如open测试结构断开在M1处，short测试结构也在M1平面进行短接，去嵌平面即为M1平面，基于该去嵌方法得到的测试数据即可建立去嵌到M1平面的MOS器件模型。此时模型除包含本征MOS器件外，还包含了器件的gate端对CT的寄生电容以及CT本身的寄生电阻等因素。直接去嵌到PA平面的open/short结构设计都存在困难，所以现有技术去嵌平面都为Mx平面(某一后道金属互连平面)。

由此可见，现有技术方案得到的去嵌数据仍然表征的是器件与部分金属连线作为一个整体的电学特性，也就是对器件与这部分金属连线作为一个整体建模。一旦模型建立完成，在去嵌平面以内的这部分金属连线的布局设计将以测试结构为准，在后续使用中不允许再做改变，否则模型将不再准确。这种做法使去嵌辅助结构的设计较为简单，但是却限制了去嵌平面下后道互连布局的灵活性，为电路的优化设计带来一定局限。此外，本征器件部分与后道互连线部分的器件模型对应着不同的工作机理，随器件随尺寸变化有不同的变化规律，这就要求选择同一组公式同时反映上述两种工作机理，这对建立合理的精确的可伸缩性(scalable)模型带来一定困难，以及对模型的校正手段也有一定限制。

发明内容

为了克服以上问题，本发明提供了一种射频MOS器件的建模方法，使得所建立的MOS模型能够去除测试结构引入的所有寄生因素，实现将器件的去嵌平面由后道互联线的金属平面推进到多晶硅/有源区(PA)平面，从而达到对本征MOS器件的建模的目的。