[发明专利]一种用于ESD保护的低触发电压SCR器件

说明书

本发明属于集成电路的静电放电保护领域，提供一种用于ESD保护的低触发电压SCR器件，用于进一步降低LVTSCR器件的触发电压。包括第一种导电类型硅衬底、硅衬底上形成第二种导电类型阱区和第一种导电类型阱区，所述阱区内分别设置第二种导电类型重掺杂区和第一种导电类型重掺杂区，两阱区之间跨接第二种导电类型重掺杂区，所述跨接的第二种导电类型重掺杂区和第一种导电类型阱区内第二种导电类型重掺杂区之间的硅表面上设有一个栅氧化层区；所述第二种导电类型阱区硅表面上无器件结构区域还设有另一栅氧化层区，两个栅氧化层区上的多晶硅层通过金属相连。本发明在器件内部引入一个RC通路，能够进一步降低SCR器件的触发电压，且该触发电压可调制。

技术领域

本发明属于集成电路的静电放电(ESD：Electro-Static discharge)保护领域，涉及一种ESD保护结构器件，具体涉及一种新型的用于ESD保护的低触发电压的硅控整流器(SCR：Semiconductor Control Rectifier)器件结构。

背景技术

静电放电是集成电路可靠性的重要分支之一，集成电路在制造、运输与使用过程中都有可能因ESD而损坏。据统计，每年半导体工业由于ESD造成的经济损失达数十亿美元，研究集成电路的ESD保护具有十分重要的意义。

在集成电路中，二极管，MOSFET，SCR等都可以用来充当ESD保护器件，其中SCR是最具有效率的ESD保护器件之一；SCR由于其维持电压很低，所以能够承受很高的ESD电流；因此，SCR天然具有高的ESD鲁棒性。相较其它ESD保护器件，SCR器件的单位面积ESD保护能力最强。

要实现一个特定半导体工艺下的ESD保护器件的保护功能，ESD保护器件除了要实现较强的电流泄放能力以外，还需要保护器件将电压箝位在安全的范围之内。一般来讲，这个电压箝位的安全范围应该小于集成电路中常规MOSFET器件的栅氧化层击穿电压BV_ox；这就要求ESD保护器件的开启电压V_t1必须要小于BV_ox；而且，随着集成电路工艺的进步，MOSFET管的特征尺寸越来越小，栅氧化层的厚度也越来越薄，在这种趋势下，低触发电压的SCR器件来泄放静电电荷以保护栅极氧化层显得十分重要。

在CMOS工艺中，通常采用LVTSCR(low voltage triggering SCR)器件结构来降低SCR器件的开启电压V_t1，该器件结构和等效电路图如图1所示，该器件结构包括：

p型硅衬底110；

所述衬底110上形成阱区，所述阱区包括一个n型的阱区120和一个p型的阱区130，且所述阱区120邻接所述阱区130；

所述n型阱区120内设有第一n型的重掺杂区121和第一p型的掺杂区122，且所述区域121和区域122与阳极相连；

所述p型阱区130内设有第二n型的重掺杂区131和第二p型的重掺杂区132，且区域131和区域132与阴极相连；

所述n型阱区120和p型阱区130之间跨接第三n型的重掺杂区123；

所述第三n型重掺杂区123和第二n型重掺杂区131之间的硅表面上有一个栅氧化层区140，且该栅氧化层区140上的多晶硅层与阴极相连。