[发明专利]与闪速存储器集成的梳形电容器

说明书

一些实施例涉及一种集成电路(IC)。IC包括半导体衬底，半导体衬底包括闪速存储区和电容器区。闪速存储单元布置在闪速存储区上方以及包括包括布置在闪速存储单元的第一和第二源极/漏极区之间的多晶硅选择栅极。闪速存储单元也包括布置在选择栅极旁边并且通过控制栅极介电层与选择栅极分开的控制栅极。电容器布置在电容器区上方以及包括多晶硅第一电容器极板和多晶硅第二电容器极板，第一电容器极板和多晶硅第二电容器极板彼此相互交叉以及通过电容器介电层彼此分开。电容器介电层和控制栅极介电层由相同的材料制成。本发明实施例涉及与闪速存储器集成的梳形电容器。

相关申请的交叉引用

本申请与2014年12月24日提交的标题为“INTERDIGITATED CAPACITOR TOINTEGRATE WITH FLASH MEMORY”的美国专利申请第62/096,616号的优先权。其全部内容结合于此作为参考。

技术领域

本发明实施例涉及与闪速存储器集成的梳形电容器。

背景技术

在半导体制造工业中的一个趋势是在共同的半导体衬底上集成不同的电路元件，电路元件包括逻辑器、存储器、处理器、外围设备等。相比于其中在分离的IC上制造电路元件以及然后将在印刷电路板上的电路元件彼此电连接的方法，这样的集成可以降低制造成本、简化制造工序以及提高制得的电路的操作速度。集成器件的一个类型时嵌入式闪速存储器件。嵌入式闪速存储器件可以包括闪速存储单元阵列和支撑闪速存储单元的逻辑电路，以及可以可选地包括处理器、外围设备等。

发明内容

根据本发明的一个实施例，提供了一种集成电路(IC)，包括：半导体衬底，包括闪速存储区和电容器区；闪速存储单元，布置在所述闪速存储区上方，以及包括布置在所述闪速存储单元的第一和第二源极/漏极区之间的多晶硅选择栅极和布置在所述选择栅极旁边并且通过控制栅极介电层与所述选择栅极分开的控制栅极；以及电容器，布置在所述电容器区上方，以及包括多晶硅第一电容器极板和多晶硅第二电容器极板，所述多晶硅第一电容器极板和所述多晶硅第二电容器极板彼此相互交叉以及具有通过电容器介电层彼此分开的侧壁，其中，所述电容器介电层和所述控制栅极介电层由相同的材料制成。

根据本发明另一实施例，还提供了一种用于制造嵌入式闪速存储器件的方法，所述方法包括：接收半导体衬底，所述半导体衬底包括闪速存储区和电容器区；在所述半导体衬底的所述闪速存储区和所述电容器区上方形成第一介电层，以及在所述第一介电层上方形成第一掺杂的多晶硅层；以及去除所述第一多晶硅层和所述第一介电层的一些部分以在所述闪速存储区上方创建选择栅极以及在所述电容器区上方创建第一电容器极板。

根据本发明另一实施例，还提供了一种集成电路(IC)，包括：半导体衬底，所述半导体衬底包括闪速存储区和电容器区；闪速存储单元，布置在所述闪速存储区上方，以及包括布置在所述闪速存储单元的第一和第二源极/漏极区之间的多晶硅选择栅极以及布置在所述选择栅极旁边并且通过控制栅极介电层与所述选择栅极分开的控制栅极；以及电容器，布置在所述电容器区上方，以及包括多晶硅第一电容器极板、共形地且横向地围绕所述多晶硅第一电容器极板的电容器介电层以及共形地且横向地围绕所述电容器介电层的多晶硅第二电容器极板，其中，所述第一电容器极板和所述第二电容器极板中的至少一个包括延伸至位于所述第一电容器极板和所述第二电容器极板中的另一个中的一个或多个相应的侧壁凹槽内的一个或多个指状部，使得所述第一电容器极板和所述第二电容器极板彼此互相交叉以及通过所述电容器介电层彼此分开。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出了根据一些实施例的闪速存储器件的截面图。

图2至图5示出了根据一些实施例的若干闪速存储器件的顶视图。