[发明专利]一种在SOC上实现视频采集压缩传输的系统和方法

说明书

本发明涉及一种在片上系统上实现视频采集压缩传输的系统和方法。该系统将PAL制式视频进行采集，经过H.264协议压缩后通过串口传输给电脑端，解码并同步显示；该系统包括视频采集、视频编码、码流传输和电脑端解码显示；视频采集是用模数转换器采集PAL制式视频得到数字视频信号，并从数字信号中分离出YUV4:2:0视频信号；视频编码是对得到的YUV4:2:0视频帧进行基于H.264协议的压缩编码；码流传输是将编码模块产生的压缩码流通过串口发送给电脑端程序；电脑端程序对接收的码流进行解码并实时显示图像。该系统具有的特点是：小型化，应用灵活；使用SOC处理器的两个CPU核分别进行编码和发送控制，处理能力强；使用FPGA进行视频采集分离并控制直接存储器访问传输。

技术领域

本发明涉及一种在SOC上实现视频采集压缩传输的系统和方法，属于视频压缩领域。

背景技术

当今社会快速发展，数字视频的存储与通信得到广泛应用，由于原始视频数据量巨大，有效的视频压缩非常有必要，可大大降低视频数据量，极大促进视频的存储和传输。

ARM+FPGA架构开始在图像视频压缩处理领域兴起，而Zynq系列特有的ARM+FPGA单芯片架构，Cortex-A9优秀的双核处理器性能，可进行复杂数字数据处理。但目前国内基于该架构进行的H.264视频采集压缩传输系统处于起步阶段，相关成果较少。如何基于硬件系统实现视频采集压缩传输是本领域亟待解决的技术问题。

发明内容

本发明的目的在于克服现有技术的不足，提供一种在SOC上实现视频采集压缩传输的系统和方法，在ZedBoard开发板的基础上完成视频采集压缩传输，提升整个系统视频处理速度，克服了其他一些方法中视频处理速度低的缺点。

本发明目的通过如下技术方案予以实现：

提供一种基于SOC芯片的视频压缩传输装置，包括AD模数转换器，SOC芯片和接口芯片；

所述AD模数转换器采集PAL模拟信号转换为数字信号，并将数字信号发送至SOC芯片；

SOC芯片包括采集模块、控制模块、通讯模块和数据压缩模块；

所述采集模块包括数据采集子模块、数据转换子模块、BRAM乒乓缓存器、第一DMA控制器和通讯控制器；数据采集子模块接收AD模数转换器输出的数字信号，采集为YUV4:2:2Plane格式信号，并发送给数据转换子模块；数据转换子模块接收YUV4:2:2Plane格式信号，并转换为YUV4:2:0Packet格式数字视频信号，发送给BRAM乒乓缓存器；BRAM乒乓缓存器接收YUV4:2:0Packet格式数字视频信号并存储于BRAM乒乓缓存中；所述第一DMA控制器控制第一直接序列存储将BRAM乒乓缓存器中的YUV4:2:0Packet格式数字视频信号发送至第一DDR缓存；

所述数据压缩模块包括第一DDR缓存、编码控制器、第二DDR缓存和片上RAM存储器；第一DDR缓存接收BRAM乒乓缓存器输出的YUV4:2:0Packet格式数字视频信号；编码控制器读取第一DDR缓存中存储的YUV4:2:0Packet格式数字视频信号，进行H.264编码，并将生成的H.264压缩码流存放到第二DDR缓存中；第二DDR缓存接收编码控制器发送的H.264压缩码流，并存储；控制模块控制第二直接序列存储将第二DDR缓存存储的H.264压缩码流发送至通讯模块；片上RAM存储器用于存储编码控制器发送的DDR缓存状态标志，控制模块循环读取片上RAM存储器中的DDR缓存状态标志，并在读取完成后更新DDR缓存状态标志；

所述通讯模块接收H.264压缩码流并发送至接口芯片；

所述接口芯片接收通讯模块输出的H.264压缩码流，并向外发送。