[发明专利]积层电子陶瓷元件及其无压共烧结制法

权利要求书

1.一种积层电子陶瓷元件的无压共烧结制法，其特征在于：该制法包括如下步骤：

(a)将介电常数k值大于1500以上高介电常数钙钛矿结构陶瓷结构层及k值小于100的低介电常数钙钛矿结构陶瓷结构层交错积层形成积层电子陶瓷元件；及

(b)将积层电子陶瓷元件于1150℃～1350℃，同时通入湿气、氮及氢混合气，并于还原气氛10^-6～10^-20atm环境下进行共烧结制作。

2.根据权利要求1的制法制得的积层电子陶瓷元件，其特征在于：该积层电子陶瓷元件包括：

(a)至少一覆盖层，该覆盖层为高介电常数陶瓷层或低介电常数陶瓷层；

(b)至少一反应层，该反应层交错积层于该覆盖层之间或该覆盖层一侧，该反应层为高介电常数陶瓷结构层或低介电常数陶瓷结构层；及

(c)至少一镍金属电极层，该镍金属电极层位于反应层交错积层位置。

3.如权利要求2所述的积层电子陶瓷元件，其特征在于：所述高介电常数陶瓷结构层包括高介电常数陶瓷层及高介电常数电极层，低介电常数陶瓷结构层包括低介电常数陶瓷层及低介电常数电极层。

4.如权利要求3所述的积层电子陶瓷元件，其特征在于：所述高介电常数电极层为表面施以镍金属或镍金属合金电极图形的高介电常数陶瓷层，低介电常数电极层为表面施以镍金属或镍金属合金电极图形的低介电常数陶瓷层。

5.如权利要求3或4所述的积层电子陶瓷元件，其特征在于：所述镍金属电极图形为连续、不连续或浮动式图样。

6.如权利要求2所述的积层电子陶瓷元件，其特征在于：所述高介电常数陶瓷层的组成包含主相材料及氧化物添加剂，该主相材料为Ba_xTi_yO₃，其中Ba与Ti的摩尔比x/y为0.99～1.06之间，该主相材料的粉体平均粒径大小D₅₀范围在0.1至0.5μm之间。

7.如权利要求6所述的积层电子陶瓷元件，其特征在于：以BaTiO₃(钛酸钡)重量100％为基础，其中氧化物添加剂的组成包括：0.32～2.70wt％碳酸钡(BaCO₃)、0～0.06wt％三氧化钼(MoO₃)、0.20～0.55wt％二氧化硅(SiO₂)、0.17～0.72wt％氧化钇(Y₂O₃)、0.04～0.34wt％氧化镁(MgO)、0～0.07wt％五氧化二铌(Nb₂O₅)、0.11～0.28wt％碳酸锰(MnCO₃)、0～1.61wt％氧化镱(Yb₂O₃)、0～0.51wt％氧化铝(Al₂O₃)、0～0.50wt％碳酸钙(CaCO₃)、0～0.21wt％二氧化锆(ZrO₂)、0～0.05wt％三氧化二钐(Sm₂O₃)、0～0.28wt％氧化镝(Dy₂O₃)、0～0.10wt％二氧化钛(TiO₂)、0～0.04wt％五氧化二钒(V₂O₅)、0～0.13wt％碳酸锶(SrCO₃)及0～0.23wt％一氧化锡(SnO)。