[发明专利]积层电子陶瓷元件及其无压共烧结制法

说明书

本发明公开了一种积层电子陶瓷元件及其无压共烧结制法，主要是将介电常数(k值)大于1500以上高介电常数陶瓷结层，及介电常数(k值)小于100的低介电常数陶瓷结构层交错积层形成积层电子陶瓷元件，并将积层电子陶瓷元件进行高温共烧处理。经烧结温度1150℃至1350℃和还原气氛(氧分压:10^‑6～10^‑12atm)环境下，所制作得的积层电子陶瓷元件，可具有高电容值、低介电损耗、高绝缘电阻、高绝缘破坏电压、温度稳定性佳与低扭曲特性的目的。

技术领域

本发明涉及一种将高介电常数陶瓷材料(High permittivity dielectrics)与低介电常数陶瓷材料(Low permittivity dielectrics)于还原气氛下进行无压共烧结处理方式，尤指一种可得到理想的共烧匹配性与反应性，并减少组件电致伸缩性的积层电子陶瓷元件及其无压共烧结制法。

背景技术

由于不同材料系统具有其不同的本质特性，如何在将个别优势整合于组件特性上，将不同材料系统通过“共烧”方式(Co-firing)进行结合，便成为一重要的关键技术。

如中国台湾专利563271中，即利用磁性材料(氧化铁)及非磁性材料(玻璃)共烧，藉由不同材料的电性提供共模滤波器不同部分的电性需求，改善不同滤波器型式的电气特性。

美国专利4746557中，则将磁性生胚薄带(Magnetic Green Sheet)所形成的电感及介电生胚薄带(Dielectric Green Sheet)所形成的电容同时设计于一组件中，于800℃～1000℃温度下将具电感与电容特性的材料共烧结，整合出一兼具电感(Inductor)及电容(Capacitor)特性的组件。

中国台湾专利I367504中，则提到一高度整合的芯片压敏电阻器制作方式，该电阻器主要系将功能性薄片制作于绝缘陶瓷基体上，其中所提及的功能性薄片包含介电陶瓷材料、压电陶瓷材料、磁性陶瓷材料半导体材料等，利用绝缘陶瓷基体进行抛光以形成复数沟槽来增进界面处的接合强度，提升异质陶瓷共烧的效果。

除了前述提及不同组成与特性的陶瓷材料间的共烧专利技术外，强调具低温共烧特性(共烧温度950℃)的专利亦相当多，例如美国专利5144526中，使用了以低介电陶瓷材料为主的结构设计，并于组件结构中插入一层高介电陶瓷材料进行低温共烧(LTCC)所实现的电容器组件。中国台湾专利428300，是藉由低介电陶瓷材料包覆高介电陶瓷材料搭配不同电极型式的设计来制作被动组件。

而美国杜邦公司也采用不同高、低介电陶瓷材料的概念来进行共烧，并提出一系列专利，在其美国专利6827800及中国台湾专利I226319中，主要带(Primary Tape)中加入内部局限带(Constraining Layer)，同时在表层某一端加入一释放层(Release Layer)已产生能使x、y方向的收缩互相抑制的结构，其中主要带的介电常数介于6～10之间，而内部局限带介电常数则介于10～5000之间。

此外，其美国专利7068492、7067026及中国台湾专利I277512、I308106、I280955中，使用高介电材料的介电常数大于8以上，而低介电材料则为低于8以下，且将主要带的介电常数修正至7～9之间，并说明同时采用三个或三个以上不同介电材料薄带来达到平坦、无畸变、零收缩的陶瓷组件或复合物或模块或封装的制作方法。该公司于美国专利20060162844及中国台湾专利I278879中，再进一步针对使用的介电材料特性进行修正，于前述设计的主要带与内部局限带中插入一高介电常数带结构进行电容器的共烧，其中所采用的高介电常数带的介电常数至少要20，所使用的高、低介电材料的k值范围均低于250以下，上述杜邦公司专利均采用低温共烧的方式进行，即烧结温度低于950℃。美国专利7141129中，则提到采用介电材料的k值范围大于2000，且低介电材料的K值范围依然小于20的共烧技术，但该专利依然是属于低温共烧的技术范畴。