[发明专利]一种垂直双扩散金属氧化物半导体器件及其制作方法

说明书

本发明公开了一种垂直双扩散金属氧化物半导体器件及其制作方法，该制作方法包括：以衬底和外延层形成漏区；形成至少两条多晶硅平面栅以及形成连接在任意相邻两条所述多晶硅平面栅之间的至少一个多晶硅平面桥，以作为栅区；以所述多晶硅平面栅和多晶硅平面桥作为掩蔽，对所述外延层进行掺杂，以形成多个阱区，形成源区。本发明的方案在栅区下会形成多个阱区，在栅区中多晶硅平面桥下方形成的阱区通过扩散是连接起来的，并且在栅区中多晶硅平面桥下方形成的阱区比较浅，使得垂直双扩散金属氧化物半导体器件在雪崩状态时，反向电流容易流过栅区中多晶硅平面桥下方形成的比较浅的多个阱区，提升了该半导体器件的雪崩能量。

技术领域

本发明实施例涉及半导体技术，尤其涉及一种垂直双扩散金属氧化物半导体器件及其制作方法。

背景技术

垂直双扩散金属氧化物半导体(Vertical Double-diffused Mental OxideSemiconductor，VDMOS)器件，在众多功率半导体器件中，同时具有双极型晶体管和普通MOS器件的优点。与双极型晶体管相比，它的开关速度快，开关损耗小，输入阻抗高，驱动功率小，频率特性好，跨导线性度高，没有双极型功率器件的二次击穿问题，安全工作区大。因此，不论是开关应用还是线性应用，VDMOS器件都是理想的功率半导体器件。

可靠性对于功率VDMOS的系统应用至关重要。研究表明，器件在动态过程中(如开启、关断、电流电压突变等过程)发生的失效，与在静态过程中的失效相比，失效率高，失效机理也更加复杂。而非箝位感性负载下的开关过程(Unclamped Inductive Switching，UIS)通常被认为是功率VDMOS在系统应用中所能遭遇的最极端电热应力情况。因为在回路导通时存储在电感中的能量必须在关断瞬间全部由功率器件释放，同时施加于功率器件的高电压和大电流极易造成器件失效，而且UIS失效带来的损伤通常是破坏性的。因此，抗UIS失效能力是衡量功率器件可靠性的重要指标之一。业界以所能承受的单脉冲最大雪崩能量值(Energy Avalanche Stress，Eas)来表征功率VDMOS的抗UIS失效能力。

目前，VDMOS器件中栅区包括多晶硅平面栅，其中多晶硅平面栅一般有三种结构方式：条状、方形或六边形，这几种方式在器件承受反向雪崩状态时，雪崩电流流经寄生三极管的基区，容易导致寄生三极管开启，从而导致Eas值较小。

如图1所示，为现有技术中的VDMOS器件的结构示意图，以N沟道垂直双扩散金属氧化物半导体器件为例，其中漏区为20、源区为21、栅区为22，P阱区为24，图中示出了寄生三极管，当VDMOS器件在雪崩状态时，反向电流会流过寄生三极管的基区，从而容易导致寄生三极管开启，器件雪崩能量Eas较低。

发明内容

本发明提供一种垂直双扩散金属氧化物半导体器件及其制作方法，以解决现有技术中垂直双扩散金属氧化物半导体器件的寄生三极管易开启、器件雪崩能量低的问题。

第一方面，本发明实施例提供了一种垂直双扩散金属氧化物半导体器件制作方法，包括：

以衬底和外延层形成漏区；

形成至少两条多晶硅平面栅以及形成连接在任意相邻两条所述多晶硅平面栅之间的至少一个多晶硅平面桥，以作为栅区；

以所述多晶硅平面栅和多晶硅平面桥作为掩蔽，对所述外延层进行掺杂，以形成多个阱区；

形成源区。

进一步的，所述多晶硅平面桥的桥中心区域为条形、圆形或多边形。

进一步的，所述多晶硅平面桥在所述多晶硅平面栅延伸方向上的尺寸小于所述多晶硅平面栅在所述多晶硅平面桥的延伸方向上的尺寸。

进一步的，所述阱区为P阱区。

第二方面，本发明实施例还提供了一种垂直双扩散金属氧化物半导体器件，包括：漏区、源区和栅区，所述栅区包括：