[发明专利]存储器及其编程控制方法和编程上拉电路

说明书

一种存储器及其编程控制方法和编程上拉电路。所述编程上拉电路包括：与存储阵列中各列存储单元一一对应的编程上拉单元；所述编程上拉单元包括至少两个串联连接的薄栅氧晶体管，且所述编程上拉单元第一端与电源电压输入端耦接，第二端与控制电压输入端耦接，第三端与所述存储阵列中的对应列存储单元耦接；其中，所述控制电压输入端适于根据所述编程控制电路的输出的位线选中操作信号，向所述编程上拉单元的第二端提供控制电压，所述编程上拉单元适于在所述控制电压输入端输入的控制电压的控制下，向对应列存储单元提供上拉电压。应用所述编程上拉电路，可以减小其占用的面积。

技术领域

本发明涉及存储器技术领域，具体涉及一种存储器及其编程控制方法和编程上拉电路。

背景技术

存储器是用于保存信息的记忆设备，广泛应用于计算机系统中。

通常情况下，存储器中设置有编程控制电路，译码电路，编程上拉电路，以及存储阵列。其中，译码电路耦接于存储阵列及编程上拉电路之间，包括多个译码单元。存储阵列耦接于译码电路及编程上拉电路之间，包括多条位线，各位线经过相应的译码单元与编程控制电路耦接。编程上拉电路适于向存储阵列中位于不同位线的存储单元提供所需要的电压。编程控制电路可以根据存储器的输入选中存储阵列中相应的位线，并对所选中的位线施加一定的电压，使得所选中的位线中形成不同大小的电流差，进而可以将存储器的输入经相应译码单元的译码后，存储在所选中的位线对应的存储单元中。

目前，存储器中的编程上拉电路通常由多个厚栅氧晶体管组成，导致所述编程上拉电路的面积较大，最终导致所述存储器的面积较大。

发明内容

本发明解决的技术问题是如何减小存储器中编程上拉电路的面积。

为解决上述技术问题，本发明实施例提供一种存储器的编程上拉电路，所述存储器包括编程控制电路及存储阵列，所述存储阵列包括M列存储单元，所述编程上拉电路包括：与存储阵列中各列存储单元一一对应的编程上拉单元；所述编程上拉单元包括至少两个串联连接的薄栅氧晶体管，且所述编程上拉单元第一端与电源电压输入端耦接，第二端与控制电压输入端耦接，第三端与所述存储阵列中的对应列存储单元耦接；其中，所述控制电压输入端适于根据所述编程控制电路的输出的位线选中操作信号，向所述编程上拉单元的第二端提供控制电压，所述编程上拉单元适于在所述控制电压输入端输入的控制电压的控制下，向对应列存储单元提供上拉电压。

可选地，所述编程上拉单元包括：第一晶体管及与所述第一晶体管串联连接的第二晶体管；所述第一晶体管的栅极与所述控制电压输入端耦接，漏极与所述第二晶体管的源极耦接，源极与所述存储阵列中对应列存储单元耦接；所述第二晶体管的漏极与所述电源电压输入端耦接，栅极与各所述编程上拉单元的第二晶体管的栅极连接。

可选地，所述第一晶体管及第二晶体管均为PMOS管。

可选地，所述编程上拉电路还包括：偏置单元，与所述编程上拉单元耦接，适于为所述编程上拉单元中的各薄栅氧晶体管提供偏置电流。

可选地，所述偏置单元包括：串联连接的第三晶体管、第四晶体管、第五晶体管以及电流计；其中，所述第三晶体管的栅极与各所述编程上拉单元中第二晶体管的栅极连接，漏极与所述电源电压输入端连接，源极与所述第四晶体管的漏极连接；所述第四晶体管的栅极与各所述编程上拉单元中第一晶体管的栅极以及所述控制电压输入端连接，源极与所述第五晶体管的源极连接；所述第五晶体管的栅极与栅极电压输入端连接，源极经所述电流计接地。

可选地，所述第三晶体管、第四晶体管、第五晶体管均为薄栅氧晶体管。

可选地，所述编程上拉电路还包括：控制电压输入电路，与所述编程上拉单元耦接，适于向所述编程上拉单元提供控制电压。

本发明实施例还提供了一种存储器，所述存储器包括上述任一种所述的存储器的编程上拉电路。