[发明专利]功率管驱动电路及方法

说明书

本发明提供了一种功率管驱动电路及方法，该电路包括非交替逻辑控制器、第一NMOS管、第一PMOS管，第二NMOS管、第二PMOS管和阈值检测电路；所述阈值检测电路用以采集功率管栅极的输入电压，将其与预设的阈值比较，进而依据比较的结果驱动所述第二NMOS管和第二PMOS管的栅极；所述第二PMOS管用以依据所述阈值检测电路的输入输出高电平驱动功率管的栅极；所述第二NMOS管用以依据所述阈值检测电路的输入输出高电平驱动功率管的栅极。

技术领域

本发明涉及功率管的工作驱动，尤其涉及一种功率管驱动电路及方法。

背景技术

开关电源具有效率高、体积小、输出稳定性好的优点如今，但是，由于开关电源工作过程中的高频率、高di/dt和高dv/dt使得电磁干扰(以下简称EMI)问题非常突出。国内已经以新的3C认证取代了CCIB和CCEE认证，使得对开关电源在电磁兼容方面的要求更加详细和严格。如何降低甚至消除开关电源的电磁干扰问题已经成为全球开关电源设计师以及电磁兼容(EMC)设计师非常关注的问题。开关电源的EMI干扰源集中体现在功率开关管、整流二极管、高频变压器以及布版布线等。

功率管作为开关电源的核心器件，工作在开关快速循环转换的状态，dv/dt和di/dt都在急剧变换，因此，功率开关管既是电场耦合的主要干扰源，也是磁场耦合的主要干扰源。随着开关管的工作频率升高，其传导干扰和辐射干扰也随之增加。此外，功率管上反并联的钳位二极管的反向恢复特性不好，或者电压尖峰吸收电路的参数选择不当也会造成电磁干扰。

所以要降低功率管带来的EMI影响,就需要降低功率管打开和关断的速度,以此来降低dv/dt和di/dt。但是功率管打开和关断的速度降低,又会使功率管的损耗增加,降低开关电源的效率。

发明内容

本发明要解决的技术问题是如何既降低dv/dt和di/dt，又不至于过多影响开关电源的效率。

为了解决这一技术问题，本发明提供了一种功率管驱动电路，包括非交替逻辑控制器、第一NMOS管、第一PMOS管，还包括第二NMOS管、第二PMOS管和阈值检测电路；

所述非交替逻辑控制器用以依据输入的PWM信号，驱动所述第一NMOS管和第一PMOS管的栅极；

所述第一PMOS管用以依据所述非交替逻辑控制器的输入输出高电平驱动功率管的栅极；所述第一NMOS管用以依据所述非交替逻辑控制器的输入输出低电平驱动功率管的栅极；

所述阈值检测电路用以采集功率管栅极的输入电压，将其与预设的阈值比较，进而依据比较的结果驱动所述第二NMOS管和第二PMOS管的栅极；

所述第二PMOS管用以依据所述阈值检测电路的输入输出高电平驱动功率管的栅极；所述第二NMOS管用以依据所述阈值检测电路的输入输出高电平驱动功率管的栅极。

可选的，所述第一PMOS管与第二PMOS管用以通过输出高电平至所述功率管的栅极，驱动其开启。

可选的，在第一PMOS管被驱动输出高电平驱动功率管的栅极时：

所述阈值检测电路进一步用以：：

若采集到的功率管栅极的电压小于一第一阈值，则驱动关断的所述第二PMOS管打开，使得所述第二PMOS管输出高电平驱动功率管的栅极；

若大于该第一阈值，则驱动所述第二PMOS管关闭；

若采集到的功率管栅极的电压到达第二阈值，则驱动所述第二PMOS管打开，使得所述第二PMOS管输出高电平驱动功率管的栅极；

所述第二阈值大于第一阈值。

可选的，所述第一NMOS管与第二NMOS管用以通过输出低电平至所述功率管的栅极，驱动其关闭。