[发明专利]一种降低静电放电干扰的存储器单元

说明书

本发明提供一种降低静电放电干扰的存储器单元，所述存储器单元包括：第一反相器、第二反相器，所述第一反相器与第二反相器输入输出首尾相连；位于存储器单元输入端与输出端之间的存储电容，所述存储电容适于在输入端电源电压降低至低于地时和/或输出端地升高至高于电源电压时，减少因静电放电干扰导致的电源和地的扰动毛刺时间，降低静电放电干扰。

技术领域

发明涉及防ESD领域，尤其涉及一种降低静电放电干扰的存储器单元。

背景技术

Esd指具有不同静电电位的物体由于直接接触或者静电感应所引起的物体之间静电电荷的转移。通常指在静电场能量达到一定程度之后，击穿其间介质而进行放电的现象。Esd造成电子组件失效分为三种情况：(一)硬件失效：Esd电弧电压窜入半导体内部使绝缘部位损坏的情况。如在P-N接合点短路或开路，内部绝缘的氧化层贯穿，金属氧化处理部位产生溶蚀等。(二)潜在性失效：当esd发生时系统虽暂时受到影响，仍然可继续动作，但功能会随着时间逐渐变差，隔数日或者数周后系统出现异常，最后成为硬件失效。(三)场强感应失效：esd的高压放电火花跟电流会产生电场辐射效应，这种带宽的辐射，经常使临近的电路受到干扰失常，如latch-up，或暂时性程序错乱，及数据流失等，严重时更会损伤硬件成为永久性硬件失效。

在esd失效的第三种情况中，esd产生的电场辐射效应引起数字内部寄存器存储的数据发生变化，引起显示装置的显示效果出现问题，如出现白屏，花屏，画面异常等现象，并给出的一种解决办法。

lcd的应用中，数字的基本单元是由代工厂提供，数字版图由软件自动布局布线产生。对于整个芯片做esd处理的时候，针对数字模块的esd保护会做一下处理：

(一)：数字的地与pad的地分离开，用单独的地pad，或从地pad上单独引线。

(二)：会在数字模块外围增加其电源到地的泄放通路。其基本泄放通路的单元可以是ggnmos(栅极地NMOS)，gate-couple-technique(栅极耦合技术)，dynamic-gate-circuit(动态栅极电路)，gate-driven-circuit(栅极驱动电路)等做法。

(三)：会在数字模块的周围加电源到地的电容，来稳定电源与地电位。

(四)：针对数字模块的接口信号，会对模拟传到数字的信号做输入端的esd保护：一般用到的保护器件可以为电阻，二极管，金属氧化物器件，厚氧化层器件，硅控整流器等。

因此如何防止电子器件的场强感应失效类型的静电放电干扰为业内广泛寻找的课题。

发明内容

为降低存储器单元的静电放电干扰，本发明提供一种降低静电放电干扰的存储器单元，所述存储器单元包括：第一反相器、第二反相器，所述第一反相器与第二反相器输入输出首尾相连；位于存储器单元输入端与输出端之间的存储电容，所述存储电容适于在输入端电源电压降低至低于地时和/或输出端地升高至高于电源电压时，减少因静电放电干扰导致的电源和地的扰动毛刺时间，降低静电放电干扰。

优选的，所述存储电容的电容设置为释放电荷时间小于电源或地的毛刺时间。

优选的，所述存储电容为无源器件；所述存储电容为MIP电容或

MIM电容。

优选的，所述MIM电容为相邻金属层之间的电容。

优选的，所述存储器单元还包括：于输出端窗口的电源和地之间增加第一电源释放通路，和/或于输出端窗口的电源和地之间增加第二电源释放通路。

优选的，所述第一电源释放通路、第二电源释放通路为ggnmos，gate-couple-technique，dynamic-gate-circuit，gate-driven-circuit的任意一种。